EDA原理及应用PDF|Epub|txt|kindle电子书版本网盘下载

EDA原理及应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 EDA设计导论1

1.1 EDA技术综述1

EDA技术发展历史1

EDA技术含义3

EDA技术主要内容3

1.2 PLD设计方法学7

PLD设计概论7

PLD设计流程8

SOPC设计流程11

1.3 HDL硬件描述语言11

HDL硬件描述语言概念11

HDL语言特点和比较12

HDL语言最新发展14

习题115

第2章 可编程逻辑器件设计方法16

2.1可编程逻辑器件基础16

可编程逻辑器件概述16

可编程逻辑器件的发展历史17

2.2 PLD芯片制造工艺18

2.3 PLD芯片结构19

CPLD原理及结构19

FPGA原理及结构21

CPLD和FPGA比较25

PLD选择原则26

2.4 Xilinx公司芯片简介28

Xilinx CPLD芯片介绍28

Xilinx FPGA芯片介绍30

Xilinx PROM芯片介绍39

习题243

第3章 VHDL语言基础44

3.1 VHDL程序结构44

V HDL程序结构概述44

VHDL程序实体44

V HDL结构体47

3.2 VHDL语言描述风格49

结构体行为描述49

结构体数据流描述50

结构体结构化描述51

3.3设计资源共享53

库53

包集合54

子程序和函数56

元件配置58

3.4 VHDL语言的文字规则59

数字型文字59

字符型文字60

标识符61

下标名及下标段名62

3.5 VHDL语言数据对象、类型和属性62

VHDL中的数据对象62

VHDL中的数据类型64

VHDL中的预定义属性71

3.6 VHDL语言的操作符74

3.7 VHDL的顺序描述语句76

对象赋值语句76

转向控制语句78

断言语句85

3.8 VHDL的并发描述语句86

进程描述语句87

并行信号赋值语句88

条件信号赋值语句88

选择信号赋值语句89

并行过程调用语句90

块语句90

3.9 VHDL元件声明及例化语句92

层次化设计92

元件声明92

元件例化93

生成语句95

3.10 VHDL的文件操作96

习题398

第4章 数字逻辑单元设计100

4.1组合逻辑电路设计100

基本逻辑门电路设计100

编码器和译码器设计101

数据选择器设计103

数字比较器设计105

数据运算单元设计105

总线缓冲器设计107

4.2时序逻辑电路设计109

时钟和复位设计109

触发器设计111

锁存器设计114

计数器设计114

移位寄存器设计116

4.3存储器设计119

ROM设计119

RAM设计120

FIFO设计121

4.4有限自动状态机设计123

有限状态机原理123

有限状态机分类124

有限状态机设计127

习题4131

第5章 VHDL高级设计技术133

5.1 VHDL代码风格133

逻辑复制和复用技术134

并行和流水线技术135

同步和异步单元处理技术138

逻辑处理技术142

模块划分的设计原则146

5.2 IP核设计技术147

IP核分类147

IP核优化148

IP核生成149

IP核应用150

习题5155

第6章 基于HDL的设计输入157

6.1软件环境157

6.2综合工具介绍159

6.3工程建立159

6.4设计描述161

6.5添加设计和检查162

6.6创建基于HDL的模块163

6.7 IP核产生和例化165

IP核的生成165

IP核的例化167

习题6168

第7章 基于原理图的设计输入169

7.1工程建立169

7.2设计描述170

7.3创建原理图模块171

原理图编辑器操作171

定义模块符号172

创建模块符号175

7.4创建状态图模块175

添加状态175

添加迁移177

添加行为177

添加复位条件177

设计输出和添加178

7.5设计完成178

习题7179

第8章 设计综合和行为仿真180

8.1设计综合180

行为综合描述180

基于XST的综合概述181

约束及设计综合的实现181

RTL符号的查看182

8.2行为仿真的实现183

生成测试向量183

基于ModelSim行为仿真实现185

基于ISE行为仿真实现190

习题8192

第9章 设计实现和时序仿真193

9.1实现过程概述及约束193

实现过程概述193

建立约束文件193

9.2设置实现属性参数194

9.3创建分区195

9.4创建时序约束196

9.5设计翻译196

9.6设计约束197

时序约束197

管脚和面积约束200

9.7设计映射及时序分析201

设计映射201

使用时序分析评估块延迟202

9.8布局布线验证204

用FPGA Editor验证布局布线205

评估布局后时序205

改变分区HDL206

9.9时序仿真实现208

时序仿真概述208

使用ModelSim进行时序仿真208

使用ISE仿真器进行时序仿真213

习题9216

第10章 设计下载和调试217

10.1 PLD的配置217

配置单元217

配置端口218

配置电路218

10.2创建配置数据221

配置属性221

创建PROM文件222

10.3下载实现过程224

下载环境224

下载实现225

JTAG诊断231

建立SVF文件232

其他配置模式234

10.4 PLD调试234

多路复用技术的应用234

虚拟逻辑分析工具235

习题10235

第11章 数字时钟设计及实现237

11.1数字时钟的功能要求和结构237

数字时钟的功能要求237

数字时钟的整体结构237

11.2模块设计238

数字时钟控制信号238

控制模块结构238

11.3设计实现240

设计输入240

设计约束246

习题11247

第12章 通用异步接收发送器设计及实现248

12.1 UART设计原理248

UART原理和设计描述248

接收模块设计249

发送模块设计251

UART的VHDL设计代码251

12.2 UART设计验证258

验证原理258

验证代码258

习题12261

第13章 数字电压表设计及实现262

13.1数字电压表的功能要求和结构262

数字电压表的功能要求262

数字电压表的整体结构262

13.2模块设计263

数字电压表控制信号263

ADC转换原理263

控制模块结构265

13.3设计实现266

ADC控制模块原理及实现266

显示控制模块原理及实现268

程序包的设计270

顶层模块设计272

设计约束文件274

习题13275

参考文献276