基于FPGA的嵌入式系统设计PDF|Epub|txt|kindle电子书版本网盘下载

基于FPGA的嵌入式系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　概述1

1.1 EDA技术及其特征1

1.1.1 EDA技术基本概念1

1.1.2 EDA技术实现目标2

1.1.3 EDA技术的特征3

1.1.4 EDA的基本工具4

1.2 EDA技术的发展历程5

1.3 FPGA与CPLD简介7

1.3.1 引言7

1.3.2　早期的PLD8

1.3.3 CPLD简介9

1.3.4　FPGA简介11

1.3.5　其他类型的FPGA和PLD14

1.3.6　选择CPLD还是FPGA?14

1.4 EDA技术中几个重要的概念14

第2章　常用的FPGA与嵌入式系统器件16

2.1 PLD厂商概述16

2.2 Altera公司器件17

2.2.1 主流PLD产品17

2.2.2　主流FPGA产品17

2.2.3 FPGA配置芯片19

2.2.4 NoisⅡ软处理器20

2.3 Xilinx公司器件20

2.3.1 主流PLD产品20

2.3.2 主流FPGA产品21

2.4 Lattice公司器件24

2.4.1 主流PLD产品24

2.4.2　主流FPGA产品25

2.4.3　数模混合产品25

2.5 Actel公司器件26

2.6 QuickLogic公司器件27

第3章　硬件描述教程28

3.1　HDL的现状与发展28

3.1.1　HDL发展状况28

3.1.2　几种代表性的HDL语言29

3.1.3 各种HDL的体系结构和设计方法30

3.1.4 目前可取可行的策略和方式32

3.1.5 国内发展的战略选择33

3.2 Verilog语言33

3.2.1 Verilog语言要素33

3.2.2 Verilog表达式40

3.2.3　模块44

3.2.4　延迟46

3.2.5　数据流描述方式46

3.2.6　结构化描述方式47

3.2.7　混合设计描述方式48

3.2.8　设计模拟49

3.2.9　行为描述方式52

3.3 VHDL59

3.3.1 VHDL的基本结构59

3.3.2 VHDL的设计实体59

3.3.3 VHDL中的对象和数据类型62

3.3.4　行为描述65

3.3.5　结构描述74

3.4 Verilog与VHDL比较78

3.5　HDL编程风格79

3.5.1 文件头和修订列表79

3.5.2　命名规则80

3.5.3　HDL编码指导83

3.5.4 Verilog编码指导原则83

3.5.5 VHDL代码指导原则84

第4章　FPGA设计工具介绍87

4.1 Quartus Ⅱ综合IDE的使用87

4.1.1　顶层VHDL文件设计88

4.1.2　正弦信号数据ROM定制92

4.2 DSP Builder设计向导103

4.2.1 可控正弦信号发生器设计103

4.2.2 MATLAB窗口使用嵌入式逻辑分析仪SignalTapⅡ（自动设计流程）113

4.3　使用ModelSim进行设计仿真118

4.3.1　启动ModelSim119

4.3.2　建立仿真工程项目119

4.3.3　编辑仿真121

4.3.4　装载仿真模块和仿真库121

4.3.5　执行仿真122

第5章　FPGA与嵌入式系统125

5.1　嵌入式系统的定义与发展历史125

5.1.1现代计算机的技术发展125

5.1.2　嵌入式系统的定义与特点126

5.1.3　嵌入式系统的独立发展道路127

5.1.4　嵌入式系统的两种应用模式128

5.2　嵌入式系统的基本特征129

5.2.1　嵌入式系统工业是不可垄断的高度分散的工业129

5.2.2　嵌入式系统具有的产品特征129

5.2.3　嵌入式系统软件的特征130

5.2.4　嵌入式系统需要专用开发工具和环境130

5.2.5　嵌入式系统软件需要RTOS开发平台130

5.3　嵌入式系统的基本组成130

5.4　嵌入式处理器的分类132

5.4.1　嵌入式微处理器132

5.4.2　嵌入式微控制器133

5.4.3　嵌入式DSP处理器133

5.4.4　嵌入式片上系统133

5.4.5　RTOS134

5.5FPGA在嵌入式系统中的地位和作用135

5.5.1　在FPGA中实现RISC处理器内核135

5.5.2　在FPGA中实现高速DSP算法135

5.5.3　在FPGA中嵌入ASIC模块136

5.5.4在FPGA中实现数字IP Core136

5.6　基于FPGA的嵌入式系统设计方法137

第6章　IP内核复用与SoC和SOPC138

6.1 IP内核基本概念与现状138

6.1.1 IP内核基本概念138

6.1.2 IP内核产业的三类主体139

6.1.3　设计复用相关的组织139

6.1.4 IP内核的现状140

6.2 SoC单片系统141

6.2.1　CoreConnect总线143

6.2.2 AMBA总线145

6.2.3 Wishbone总线147

6.3 SOPC及其技术149

6.3.1　基于FPGA嵌入IP硬核的SOPC系统149

6.3.2　基于FPGA嵌入IP软核的SOPC系统149

6.3.3　基于HardCopy技术的SOPC系统150

6.4　基于FPGA和SOPC技术的处理器151

6.5　基于FPGA和SOPC技术的DSP153

6.6 FFT MegaCore核函数156

6.6.1 FFT MegaCore核函数简介156

6.6.2 FFT MegaCore核函数的应用161

6.6.3 FFT MegaCore核函数规范172

第7章　简化RISC CPU设计179

7.1 RISC CPU结构179

7.1.1　时钟发生器179

7.1.2　指令寄存器183

7.1.3　累加器184

7.1.4　算术运算器185

7.1.5　数据控制器186

7.1.6　地址多路器187

7.1.7　程序计数器187

7.1.8　状态控制器188

7.1.9　外围模块194

7.2 RISC CPU寻址方式和指令系统196

7.3 RISC CPU模块的调试196

7.3.1 RISCCPU模块的前仿真196

7.3.2 RISC CPU模块的综合211

7.3.3 RISC CPU模块的优化与布局布线212

第8章　Nios嵌入式系统开发向导213

8.1Nios软硬件开发流程213

8.2Nios硬件开发流程214

8.2.1　新建SOPC设计项目214

8.2.2　基本SOPC系统介绍216

8.2.3　加入Nios CPU Core216

8.2.4　加入boot-monitor-rom217

8.2.5　加入UART218

8.2.6　加入Timer218

8.2.7　加入Button PIO218

8.2.8　加入Led PIO218

8.2.9　加入数码管PIO218

8.2.10　加入Avalon三态总线桥219

8.2.11　加入SRAM219

8.2.12　加入Flash220

8.2.13　Flash ROM锁定地址220

8.2.14　调整所有存储器的地址221

8.3 SOPC整体系统生成222

8.4 Nios硬件系统生成223

8.4.1　设置编译SOPC系统225

8.4.2　下载完成225

8.5 MicroC/OS-Ⅱ在Nios上的移植227

8.5.1 MicroC/OS-Ⅱ简介227

8.5.2 MicroC/OS-Ⅱ的移植228

8.5.3 Nios处理器228

8.5.4　移植工作229

8.5.5　内核测试230

8.6 Nios软核处理器的uClinux的移植231

8.6.1引导程序U-boot的移植231

8.6.2 uClinux移植233

第9章　Nios Ⅱ与嵌入式操作系统移植235

9.1 Nios Ⅱ简介235

9.1.1 Nios Ⅱ处理器的特点235

9.1.2 Nios Ⅱ处理器的优点240

9.1.3 Nios Ⅱ处理器的系统组成240

9.2 Nios Ⅱ快速入门241

9.2.1　建立Nios Ⅱ系统241

9.2.2　编写程序251

9.2.3　编译整个项目253

9.2.4　下载与测试253

9.3　在Nios Ⅱ上运行MicroC/OS-Ⅱ程序254

9.3.1　软硬件要求254

9.3.2　软硬件设计文件255

9.3.3 MicroC/OS-Ⅱ工程设计255

第10章　PicoBlaze处理器IP Core的原理与应用261

10.1　概述261

10.2 PicoBlaze原理与结构分析262

10.3 PicoBlaze的指令集和调试器263

10.4 PicoBlaze的应用系统设计264

第11章　FPGA在嵌入式系统应用中的配置266

11.1　配置的基本概念266

11.1.1 FPGA配置的必要性266

11.1.2 FPGA配置种类266

11.1.3 FPGA器件的配置方式和配置文件267

11.2 PS配置267

11.2.1 PS配置基本概念267

11.2.2　配置电路结构和原理268

11.2.3　软件设计269

11.3　采用单片机的配置方法270

11.3.1 PLD的配置原理271

11.3.2　用WINBOND78E58单片机配置PLD271

11.4　基于EPM7128的主动和被动配置274

11.4.1　时钟驱动模块设计275

11.4.2　地址指针模块277

11.4.3　移位寄存器模块279

11.4.4　数据计数器模块281

11.4.5　复位计数器模块283

11.4.6　配置控制器模块285

第12章　嵌入式系统FPGA同步设计294

12.1　建立时间与保持时间294

12.2　如何提高同步系统中的工作时钟297

12.2.1　通过改变走线的方式来减小延时297

12.2.2　通过拆分组合逻辑的方法来减小延时297

12.2.3 不同时钟域之间的同步302

12.3 FPGA内部时钟处理的常见设计方法305

12.3.1　倍频305

12.3.2　分频307

12.3.3 Xilinx器件、Altera器件对差分时钟输入的不同处理308

12.4　案例一：异步FIFO的设计309

12.4.1　异步FIFO的设计原理309

12.4.2　采用格雷码进行异步FIFO的设计310

12.4.3　异步FIFO的结构组成312

12.4.4 异步FIFO的HDL实现312

12.4.5　异步FIFO的仿真与RTL级电路结构315

12.5　案例二：交织器与反交织器的设计316

12.5.1　交织的基本思想316

12.5.2　矩阵转置法交织316

12.5.3　采用FSM设计交织器317

12.5.4　影响交织器时钟因素的探讨318

12.5.5　交织器的HDL实现318

12.5.6 交织器的仿真与RTL电路结构323

参考文献326