图书介绍
挑战SOC-基于NIOS的SOPC设计与实践PDF|Epub|txt|kindle电子书版本网盘下载
- 彭澄廉主编；周博，邱卫东，陈燕，周学功，方茁等编著 著
- 出版社： 北京：清华大学出版社
- ISBN：7302089906
- 出版时间：2004
- 标注页数：309页
- 文件大小：39MB
- 文件页数：322页
- 主题词：微处理器－系统设计
PDF下载
下载说明
挑战SOC-基于NIOS的SOPC设计与实践PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
目录1
第1章 绪论1
1.1 概述1
1.2 本书内容安排3
1.3 设计步骤4
1.4 支持NIOS CPU的FPGA型号5
第2章 SOPC Builder开发环境9
2.1 创建Quartus Ⅱ工程9
2.2 创建NIOS系统模块12
2.2.1 创建新的.bdf12
2.2.2 开始使用SOPC Builder13
2.2.3 系统主频14
2.2.4 加入CPU和IP模块14
2.2.5 指定基地址25
2.2.6 配置NIOS系统25
2.2.7 生成NIOS32并把它加入到设计中27
2.2.8 把符号（symbol）加入到BDF文件中28
2.2.9 加入引脚和基本单元28
2.2.10 命名引脚31
2.2.11 进行最后连接31
2.3.1 创建编译器设置32
2.3 编译（Compilation）32
2.3.2 指定器件系列（Device Family）与型号33
2.3.3 为器件引脚分配信号34
2.3.4 确认引脚分配35
2.3.5 指定设备与编程设置35
2.3.6 指定配置文件类型36
2.3.7 编译用户设计36
2.4 编程（Programming）38
2.4.1 配置FPGA38
2.4.2 在NIOS系统上运行软件40
3.1 NIOS处理器概述43
第3章 NIOS CPU结构43
3.1.1 指令总线主端口44
3.1.2 数据总线主端口44
3.1.3 缓存45
3.1.4 移位单元45
3.1.5 乘法支持45
3.1.6 中断支持46
3.1.7 NIOS片上调试模块46
3.2.1 通用寄存器文件47
3.2 内部寄存器47
3.1.8 开发环境47
3.2.2 K寄存器48
3.2.3 ％r0（％g0）寄存器49
3.2.4 程序计数器49
3.2.5 控制寄存器49
3.3 流水线53
3.4 存储器组织54
3.5 寻址方式59
3.6 程序流程控制62
4.1 概述64
第4章 Avalon总线规范64
4.2 术语和概念65
4.3 Avalon总线传输69
4.3.1 主端口接口与从端口接口69
4.3.2 Avalon总线时序69
4.3.3 Avalon总线信号70
4.3.4 并发多主端口的Avalon总线需考虑的事项71
4.4 Avalon从端口传输71
4.4.1 从传输的Avalon总线信号72
4.4.2 Avalon总线上的从端口读传输73
4.4.3 在Avalon总线上的从端口写传输78
4.5 Avalon主端口传输83
4.5.1 主传输的Avalon信号84
4.5.2 Avalon总线上的基本主端口读传输85
4.5.3 Avalon总线上的基本主端口写传输86
4.6 高级Avalon总线传输89
4.6.1 带延迟的Avalon读传输89
4.6.2 流传输模式96
4.6.3 Avalon总线控制信号102
4.7 片外设备与Avalon总线的接口103
4.7.1 从传输的Avalon三态信号104
4.7.2 无延迟的Avalon三态从端口读传输105
4.7.3 带固定延迟的Avalon三态从端口读传输106
4.7.4 Avalon三态从端口写传输108
4.8 Avalon总线地址对齐方式110
4.8.1 地址对齐概述110
4.8.2 为Avalon外设选择地址对齐参数111
4.8.3 静态地址对齐112
4.8.4 动态地址对齐115
4.9 连接到外部设备117
5.1.1 软件开发流程119
5.1 软件开发包119
第5章 软件设计流程和方法119
5.1.2 SDK树目录简介120
5.1.3 编译后代码结构124
5.1.4 NIOS库函数125
5.1.5 高级C语言支持128
5.2 软件开发常用命令128
5.2.1 hexout2flash129
5.2.2 nios_build130
5.2.3 nios-console131
5.2.4 nios-convert132
5.2.5 nios-debug133
5.2.6 nios-run133
5.2.7 srec2flash134
第6章 外设的组织与使用136
6.1 SOPC Builder与PTF文件136
6.1.1 SOPC Builder组成136
6.1.2 PTF文件的两种类型137
6.1.3 SOPC Builder设计流程141
6.2 SOPC Builder的外设148
6.2.1 定时器149
6.2.2 并行输入输出模块153
6.2.3 异步收发器（UART）156
6.2.4 DMA控制器164
第7章 中断处理170
7.1 中断处理过程170
7.1.1 异常处理的基础知识170
7.1.2 NIOS中断处理基础171
7.1.3 NIOS异常处理步骤174
7.2 中断处理的例子：UART收发程序176
7.2.1 在NIOS系统中实现ISR176
7.2.2 串口通信基础177
7.2.3 实现NIOS UART ISR178
7.2.4 代码示例180
第8章 调试手段189
8.1 GERMS监控程序189
8.1.1 监控程序命令189
8.1.2 GERMS引导过程190
8.1.3 采用GERMS从闪存中引导系统190
8.2 FS2公司的System Analyzer194
8.2.1 简介194
8.2.2 设置调试器196
8.2.3 使用调试器198
8.2.4 调试命令列表205
8.2.5 OCI调试模块相关软件子程序212
第9章 高级特性214
9.1 用户自定义指令214
9.1.1 用户自定义指令的概念214
9.1.2 硬件接口214
9.1.3 软件接口219
9.1.4 加速效果220
9.1.5 用户自定义指令实例221
9.2.1 传统总线结构226
9.2 并发多主设备总线结构226
9.2.2 并发多主设备总线结构227
9.3 NIOS嵌入式处理器设计的模拟232
9.3.1 软件配置232
9.3.2 模拟设置232
9.3.3 使用ModelSim进行模拟237
9.3.4 分析模拟结果240
9.3.5 增加或删除波形图信号247
9.3.6 片外存储器模拟248
10.1 简介251
第10章 新版NIOS Ⅱ的特点251
10.2 处理器的实现252
10.3 寄存器文件252
10.4 算术逻辑单元252
10.4.1 未实现的指令253
10.4.2 用户自定义指令253
10.5 异常和中断的控制253
10.5.1 异常控制器253
10.5.2 集成的中断控制器253
10.6 存储器与I/O组织254
10.6.1 指令和数据总线255
10.6.2 缓存256
10.6.3 地址映像256
10.7 硬件辅助调试模块257
附录A 汇编指令及伪指令参考258
符号说明258
32位指令集259
IFS和SKPS指令的条件代码263
汇编语言伪指令与宏263
附录B Altera 2003年NIOS嵌入式软核心处理器设计大赛获奖单位265
一、中国大陆部分265
二、中国台湾地区299