图书介绍
CPLD/FPGA应用系统设计与产品开发PDF|Epub|txt|kindle电子书版本网盘下载
- 亿特科技编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：7115132003
- 出版时间：2005
- 标注页数：284页
- 文件大小：118MB
- 文件页数：294页
- 主题词：
PDF下载
下载说明
CPLD/FPGA应用系统设计与产品开发PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 CPLD/FPGA开发基础1
1.1 CPLD/FPGA基础知识1
1.1.1 数字集成电路的发展1
目录1
1.1.2 CPLD/FPGA内部结构3
1.2 Verilog HDL基础8
1.2.1 Verilog HDL程序结构8
1.2.2 Verilog HDL基本词法9
1.2.3 Verilog HDL数据类型13
1.2.4 Verilog HDL运算符14
1.2.5 Verilog HDL表达式17
1.2.6 Verilog HDL行为建模与综合19
1.2.7 Verilog HDL任务与函数23
1.3.1 CPLD/FPGA基本开发流程27
1.3 CPLD/FPGA的基本开发流程27
1.3.2 CPLD/FPGA开发经验介绍28
第2章 开发工具——Altera QuartusⅡ详解31
2.1 QuartusⅡ简介31
2.1.1 QuartusⅡ的新特性31
2.1.2 QuartusⅡ的安装与启动32
2.1.3 QuartusⅡ设计流程34
2.2 新建一个设计工程36
2.2.1 通过转换MAX+plusⅡ设计新建一个设计工程36
2.2.2 使用“New Proiect Wizard”命令新建一个设计工程37
2.3 编译与仿真工具41
2.3.1 编译工具42
2.3.2 仿真工具45
2.4.1 设计工程的时序分析49
2.4 时序分析工具49
2.4.2 查看时序分析结果50
2.5 总结51
第3章 简单组合逻辑设计实例52
3.1 二进制编码转换芯片设计52
3.1.1 BCD码的转换设计52
3.1.2 格雷码的转换设计56
3.2 CRC校验芯片设计60
3.2.1 循环冗余校验原理60
3.2.2 16位CRC校验芯片设计62
3.2.3 系统测试64
3.3 乘法器原理与设计65
3.3.1 乘法器原理65
3.3.2 乘法器设计方法介绍66
3.3.3 组合逻辑乘法器的实现67
第4章 简单时序逻辑设计实例72
4.1 16位乘法器芯片设计72
4.2 MegaWizard Plug-In Manager的使用方法77
4.3 各类存储器的设计80
4.3.1 双端口随机访问存储器芯片设计80
4.3.2 同步先入先出（FIFO）存储器芯片设计88
4.3.3 异步先入先出（FIFO）存储器芯片设计98
4.3.4 FIFO存储器测试文件的编写108
4.4 组合逻辑与时序逻辑综合设计——海明码编解码器设计115
4.4.1 海明码原理115
4.4.2 海明码编解码器设计117
第5章 Reed Solomon编码器设计124
5.1 RS编码器简介124
5.1.1 RS编码原理125
5.1.2 RS编码器功能描述126
5.2 RS编码器的结构设计127
5.3 编码器的电路描述129
5.3.1 GF域的算术运算129
5.3.2 RS（5,3）编码器的电路描述132
5.3.3 RS（5,3）编码器测试文件的编写144
5.4 RS（255,223）编码器的电路描述148
第6章 支持PWM输出的定时器／计数器芯片设计154
6.1 芯片功能描述154
6.2 芯片结构设计155
6.2.1 主系统电路接口155
6.2.2 寄存器与数据缓存区156
6.2.3 芯片内部电路模块158
6.3.1 WISHBONE电路接口定义描述161
6.3 电路描述161
6.3.2 定时器／计数器实体电路描述163
6.3.3 测试文件的编写176
6.4 扩展应用180
6.4.1 简单可编程中断控制器181
6.4.2 步进电机控制器186
第7章 存储控制器芯片设计189
7.1 功能描述189
7.2 芯片结构设计192
7.2.1 WISHBONE电路接口模块193
7.2.2 上电配置模块194
7.2.3 存储刷新控制器模块195
7.2.4 存储器地址跟踪模块197
7.2.5 地址发生器与计数器模块202
7.2.6 数据打包处理器模块203
7.2.7 存储器定时控制器与存储外部接口模块204
7.3 芯片寄存器与端口定义205
7.3.1 芯片寄存器定义205
7.3.2 芯片端口定义208
7.4 电路描述209
7.4.1 系统宏定义符号描述210
7.4.2 上电配置模块电路描述212
7.4.3 地址发生器模块电路描述226
7.4.4 数据打包处理器模块电路描述231
7.4.5 存储外部接口模块描述234
7.5 系统编译与操作240
7.5.1 存储器的组织形式241
7.5.2 存储器定时配置242
8.1 功能描述245
第8章 符合USB 2.0规范的串行通信接口芯片设计245
8.2 芯片结构设计246
8.2.1 系统时钟247
8.2.2 WISHBONE接口与存储器接口247
8.2.3 UTMI接口模块256
8.2.4 协议层模块258
8.2.5 串行通信芯片的操作分析259
8.3 芯片寄存器与端口定义260
8.3.1 芯片寄存器定义260
8.3.2 芯片端口定义263
8.4 电路描述264
8.4.1 系统宏定义符号描述265
8.4.2 UTMI接口模块电路描述268
8.4.3 协议层模块电路描述278
8.4.4 系统编译283