超大规模集成电路测试 数字、存储器和混合信号系统PDF|Epub|txt|kindle电子书版本网盘下载

超大规模集成电路测试 数字、存储器和混合信号系统PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 测试概论2

第1章 引言2

1.1 测试哲学2

1.2 测试的作用4

1.3 数字和模拟VLSI测试5

1.4 VLSI技术的发展趋势对测试的影响7

1.5 本书范围11

1.6 习题12

第2章 VLSI测试过程和测试设备13

2.1 如何测试芯片13

2.1.1 测试类型14

2.2 自动测试设备17

2.2.1 Advantest Model T6682测试仪18

2.2.2 LTX Fusion ATE21

2.2.3 多点测试21

2.3 电气参数测试21

2.4 小结24

2.5 习题25

第3章 测试经济学和产品质量26

3.1 测试经济学26

3.1.1 成本定义26

3.1.2 生产28

3.1.3 成本利润分析30

3.1.4 可测性设计的经济学31

3.1.5 十倍法则32

3.2 良率32

3.3 测量品质的缺陷等级35

3.3.1 测试数据分析35

3.3.2 缺陷级别评估37

3.4 小结40

3.5 习题40

第4章 故障模型42

4.1 缺陷、错误和故障42

4.2 功能测试与结构测试43

4.3 故障模型的级别43

4.4 故障模型术语表44

4.5 单固定故障51

4.5.1 故障等价52

4.5.2 单固定故障的等价53

4.5.3 故障压缩54

4.5.4 故障支配和检测点定理55

4.6 小结57

4.7 习题57

第二部分 测试方法60

第5章 逻辑与故障模拟60

5.1 用于设计验证的模拟60

5.2 用于测试评估的模拟63

5.3 用于模拟的模型电路65

5.3.1 模型的层次与模拟器类型65

5.3.2 层次连接描述66

5.3.3 MOS网络的门级模型67

5.3.4 模拟信号的状态69

5.3.5 时序70

5.4 用于真值模拟的算法73

5.4.1 编码模拟73

5.4.2 事件驱动模拟74

5.5 故障模拟算法75

5.5.1 串行故障模拟76

5.5.2 并行故障模拟76

5.5.3 推演故障模拟78

5.5.4 并发故障模拟80

5.5.5 Roth的TEST-DETECT算法83

5.5.6 微分故障模拟84

5.6 故障模拟的统计学方法86

5.6.1 故障取样86

5.7 小结89

5.8 习题89

第6章 可测试性度量92

6.1 SCOAP可控制性和可观测性93

6.1.1 组合SCOAP度量94

6.1.2 组合电路的例子96

6.1.3 时序SCOAP度量100

6.1.4 时序电路的例子102

6.2 高层次可测试性度量106

6.3 小结108

6.4 习题108

第7章 组合电路测试生成112

7.1 算法与表示112

7.1.1 结构测试与功能测试112

7.1.2 自动测试矢量生成器的定义113

7.1.3 搜索空间的抽象114

7.1.4 算法完备性115

7.1.5 ATPG代数115

7.1.6 算法类型116

7.2 冗余识别122

7.3 全局测试问题125

7.4 定义125

7.5 重要的组合ATPG算法129

7.5.1 D运算和D算法（Roth）129

7.5.2 PODEM（Goel）137

7.5.3 FAN（Fujiwara和Shimono）142

7.5.4 高级算法146

7.6 测试生成系统152

7.7 测试矢量压缩152

7.8 小结153

7.9 习题154

第8章 时序电路的测试矢量生成157

8.1 单时钟同步电路的ATPG157

8.1.1 一个简化的问题159

8.2 时间帧展开方法159

8.2.1 九值逻辑的使用161

8.2.2 时间帧展开方法的发展162

8.2.3 近似方法165

8.2.4 时间帧展开方法的实现165

8.2.5 时序ATPG的复杂度167

8.2.6 无循环电路168

8.2.7 循环电路170

8.2.8 时钟故障和多时钟电路172

8.2.9 异步电路173

8.3 基于模拟的时序电路ATPG178

8.3.1 CONTEST算法179

8.3.2 遗传算法184

8.4 小结185

8.5 习题186

第9章 存储器测试189

9.1 存储器密度和缺陷的趋势190

9.2 概念192

9.3 故障193

9.3.1 故障表示193

9.3.2 失效机理194

9.4 存储器测试层次195

9.5 March测试符号196

9.6 故障模型197

9.6.1 诊断与测试需要198

9.6.2 简化的功能故障199

9.6.3 故障模型与物理缺陷之间的关系206

9.6.4 多故障模型208

9.6.5 故障的频率210

9.7 存储器测试212

9.7.1 采用March测试矢量的功能RAM测试212

9.7.2 测试RAM相邻矢量敏感故障214

9.7.3 测试RAM技术和与版图有关的故障219

9.7.4 RAM测试层次220

9.7.5 cache RAM芯片测试221

9.7.6 功能ROM芯片测试223

9.7.7 电参数测试224

9.8 小结228

9.9 习题228

第10章 基于DSP模拟和混合信号测试230

10.1 模拟和混合信号电路趋势230

10.2 定义233

10.3 基于DSP的功能测试235

10.3.1 概念235

10.3.2 基于DSP测试仪的机理236

10.3.3 波形综合237

10.3.4 波形采样和数字化238

10.4 静态ADC和DAC测试方法239

10.4.1 传输参数与本征参数240

10.4.2 理想ADC的不确定性和失真240

10.4.3 DAC转移函数误差241

10.4.4 ADC转移函数误差242

10.4.5 Flash ADC测试方法243

10.4.6 DAC测试方法247

10.5 采用傅里叶变换实现仿真仪器249

10.5.1 傅里叶电压计258

10.5.2 采用非相干采样的模拟器件测试261

10.5.3 相干多音测试266

10.5.4 ATE矢量操作273

10.6 CODEC测试274

10.6.1 CODEC性能测试的考虑276

10.6.2 CODEC测试278

10.7 动态Flash ADC测试FFT方法281

10.8 高级方法282

10.8.1 事件数字化282

10.8.2 随机噪声测量284

10.9 小结285

10.10 习题285

第11章 基于模型的模拟和混合信号测试288

11.1 模拟测试的困难288

11.2 模拟故障模型289

11.3 抽象级291

11.4 模拟测试类型291

11.5 模拟故障模拟291

11.5.1 动机292

11.5.2 非线性电路的DC故障模拟292

11.5.3 线性模拟电路AC故障模拟295

11.5.4 蒙特卡罗模拟297

11.6 模拟自动测试生成297

11.6.1 采用灵敏度ATPG297

11.6.2 采用信号流图ATPG303

11.6.3 其他方法308

11.7 小结308

11.8 习题309

第12章 延迟测试311

12.1 延迟测试问题311

12.2 路径延迟测试312

12.2.1 组合电路测试生成316

12.2.2 电路中的路径数318

12.3 转换故障319

12.4 延迟测试方法320

12.4.1 慢时钟组合测试320

12.4.2 增强扫描测试320

12.4.3 正常扫描时序测试321

12.4.4 可变时钟非扫描时序测试322

12.4.5 额定时钟非扫描时序测试323

12.5 延迟测试实际考虑323

12.5.1 全速度测试324

12.6 小结325

12.7 习题325

第13章 IDDQ测试328

13.1 动机328

13.2 IDDQ测试检测的故障329

13.3 IDDQ测试方法334

13.3.1 IDDQ故障覆盖率标准334

13.3.2 从固定故障测试集选择IDDQ测试矢量334

13.3.3 仪器问题337

13.3.4 电流阈值设定337

13.4 IDDQ测试有效性综述338

13.5 IDDQ测试的局限性339

13.6 △IDDQ测试340

13.7 IDDQ内建电流测试342

13.8 IDDQ可测试性设计343

13.9 小结343

13.10 习题343

第三部分 可测试性设计346

第14章 数字电路DFT和扫描设计346

14.1 特定的DFT方法346

14.2 扫描设计347

14.2.1 扫描设计规则348

14.2.2 扫描电路的测试350

14.2.3 多重扫描寄存器353

14.2.4 扫描设计的开销353

14.2.5 设计自动化356

14.2.6 扫描的物理设计与时序验证357

14.3 部分扫描设计358

14.4 扫描的变种360

14.5 小结363

14.6 习题363

第15章 内建自测试365

15.1 BIST的经济性情况365

15.1.1 芯片／电路板面积费用与测试仪费用368

15.1.2 芯片／电路板面积费用与系统停机时间费用369

15.2 随机逻辑BIST369

15.2.1 定义369

15.2.2 BIST过程370

15.2.3 BIST测试矢量生成372

15.2.4 BIST响应压缩383

15.2.5 内建逻辑块观察器389

15.2.6 按时钟测试BIST系统391

15.2.7 按扫描测试BIST系统391

15.2.8 循环自测试路径系统393

15.2.9 电路初始化394

15.2.10 器件级BIST394

15.2.11 测试点的插入395

15.3 存储器BIST396

15.3.1 定义397

15.3.2 MARCH测试SRAM BIST398

15.3.3 使用MISR的SRAM BIST400

15.3.4 相邻矢量敏感故障测试DRAM BIST402

15.3.5 透明存储器BIST测试404

15.3.6 复杂的例子404

15.4 延迟故障BIST406

15.5 小结407

15.6 习题407

第16章 边界扫描标准412

16.1 目的412

16.1.1 标准的用途414

16.2 边界扫描的系统结构415

16.2.1 TAP控制器和端口416

16.2.2 边界扫描测试指令419

16.2.3 标准对管脚的限制424

16.3 边界扫描描述语言428

16.3.1 BSDL描述的成分428

16.3.2 管脚描述429

16.4 小结430

16.5 习题430

第17章 模拟测试总线标准432

17.1 模拟电路的可测试性设计432

17.2 模拟测试总线433

17.2.1 目标模拟故障434

17.2.2 模拟测试访问端口435

17.2.3 测试总线接口电路436

17.2.4 模拟边界模块437

17.2.5 1149.4标准的指令439

17.2.6 其他1149.4标准的特性442

17.3 小结444

17.4 习题445

第18章 系统测试和基于核的设计446

18.1 系统测试问题的定义446

18.2 功能测试447

18.2.1 微处理器测试447

18.3 诊断测试448

18.3.1 故障字典448

18.3.2 诊断树449

18.3.3 系统测试举例451

18.4 可测试系统设计453

18.5 基于核的设计和测试外壳454

18.6 系统芯片的测试体系结构455

18.7 完整的设计与测试方法456

18.8 小结457

18.9 习题458

第19章 测试的未来460

附录A 循环冗余码理论462

附录B 级数从1到100的本原多项式465

附录C 有关测试的书籍466

参考文献474