现代数字电路与逻辑设计PDF|Epub|txt|kindle电子书版本网盘下载

现代数字电路与逻辑设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第0章 绪论1

第1章 逻辑代数7

1.1 逻辑变量与逻辑函数7

1.1.1 逻辑变量与3种基本逻辑函数7

1.1.2 一般逻辑函数的定义与真值表8

1.2 逻辑代数的基本公式与逻辑方程概述10

1.2.1 逻辑函数的对偶函数和反演函数10

1.2.2 逻辑代数的基本公式12

1.2.3 几个主要公式的代数法证明13

1.2.4 更一般的狄摩根定律及用途13

1.2.5 简单逻辑方程的真值表法求解14

1.3 逻辑代数中的几个重要规则14

1.3.1 代入规则14

1.3.3 对偶规则15

1.3.2 分解规则15

1.3.4 反演规则16

1.4 最简逻辑函数式与代数法化简16

1.4.1 最简逻辑函数式16

1.4.2 代数法化简逻辑函数17

1.5 最小项函数与最大项函数及其有关定理18

1.5.1 最小项函数与最小项型与或式18

1.5.2 最大项函数与最大项型或与式19

1.5.3 最小项与最大项的有关定理21

1.5.4 函数展为最小项型与或式和最大项型或与式的方法22

1.6 逻辑函数的卡诺图法表示与最小项、最大项相邻组22

1.6.1 卡诺图的构造方法22

1.6.2 逻辑函数的卡诺图法表示24

1.6.3 最小项、最大项相邻组概念及其在卡诺图上的分布26

1.6.4 在卡诺图上合并最小项与最大项相邻组28

1.7 正则逻辑函数的卡诺图法化简29

1.7.2 划分相邻组的规则30

1.7.1 逻辑函数卡诺图法化简的流程图30

1.7.3 正则逻辑函数的卡诺图法化简32

1.8 奇异逻辑函数的卡诺图法化简34

1.8.1 奇异逻辑函数的真值表法给出34

1.8.2 奇异逻辑函数的数学式法给出36

1.8.3 正则最小项、最大项和奇异最小项、最大项概念38

1.8.4 奇异函数最小项型与或式、最大项型或与式及函数的卡诺图39

1.8.5 奇异逻辑函数的卡诺图法化简41

习题43

第2章 逻辑门电路的构成及其工作原理53

2.1 二极管的开关特性53

2.2 三极管的静态特性及其等效电路55

2.2.1 晶体三极管的静态特性和静态工作点55

2.2.2 晶体三极管处于截止态、放大态、饱和态的条件57

2.3.1 逻辑电路概述59

2.3 逻辑电路59

2.3.2 分立式二极管与门、或门、与或门逻辑电路60

2.3.3 分立式三极管非门逻辑电路63

2.3.4 分立式与非门、或非门、异或门、同或门逻辑电路63

2.3.5 逻辑电路的逻辑类型65

2.4 集成式TTL型与非门逻辑电路及其工作原理66

2.4.1 TTL型与非门逻辑电路66

2.4.2 TTL型与非门逻辑电路的负载能力69

2.5 集成式TTL型集电极开路的与非门及其工作原理70

2.5.1 TTL型集电极开路的与非门及其工作原理70

2.5.2 多个集电极开路与非门输出端的并联操作及其逻辑功能72

2.6 集成式三态输出的TTL型与非门及其应用72

2.6.1 三态输出的TTL型与非门72

2.6.2 三态输出的TTL型其他门电路73

2.7 集成式MOS型三极管的开关特性73

2.7.1 集成式MOS型三极管及其分类73

2.7.2 N沟道增强型MOS三极管的结构及工作原理74

2.7.3 P沟道增强型MOS三极管的结构及工作原理75

2.8 集成式CMOS型逻辑门电路76

2.8.1 集成式CMOS型逻辑门电路及其分类76

2.8.2 集成式CMOS型非门电路76

2.8.3 集成式CMOS型与非门电路77

2.8.4 集成式CMOS型或非门电路78

习题79

第3章 组合逻辑电路及逻辑设计83

3.1 组合逻辑电路概述83

3.1.1 组合逻辑电路的定义及分类83

3.1.2 组合逻辑电路的学习内容85

3.1.3 组合逻辑电路分析的一般步骤86

3.1.4 组合逻辑电路设计的一般步骤86

3.2.1 编码器概述87

3.2.2 一位八进制整数的编码器及其设计87

3.2 编码器及其逻辑设计87

3.2.3 一位八进制整数的优先权编码器及其设计89

3.2.4 8421BCD编码的一位十进制整数的编码器及其设计90

3.2.5 8421BCD编码的一位十进制整数优先权编码器及其设计91

3.3 译码器及其逻辑设计92

3.3.1 译码器概述92

3.3.2 二进制数编码的一位八进制的译码器及其设计92

3.3.3 8421BCD编码的一位十进制译码器及其设计94

3.4 显示译码器及其逻辑设计96

3.4.1 显示译码器概述96

3.4.2 显示译码器的逻辑设计98

3.5 数据选择器及其逻辑设计101

3.5.1 逻辑函数的最小项或展式101

3.5.2 八选一的数据选择器101

3.6 数据分配器及其逻辑设计102

3.6.1 数据分配器概述102

3.6.2 8路数据分配器的逻辑设计103

3.7.1 用数据选择器构成组合逻辑电路的一般方法104

3.7.2 用数据选择器构成组合逻辑电路举例104

3.7 用数据选择器和译码器构成组合逻辑电路104

3.7.3 用译码器构成组合逻辑电路举例106

3.8 数据比较器及其逻辑设计107

3.8.1 数据比较器概述107

3.8.2 两个一位二进制整数比较器的逻辑设计107

3.8.3 两个4位二进制整数比较器的逻辑设计108

习题109

第4章 计算机中十进制整数的加减法运算原理113

4.1 带符号十进制整数在机内的原码、反码和补码表示方法113

4.1.1 带符号n位二进制整数的取值范围113

4.1.2 带符号n位二进制整数的原码113

4.1.3 带符号n位二进制整数的反码114

4.1.4 带符号二进制整数的补码115

4.1.6 二进制代码的变补变换116

4.1.5 二进制代码的求补变换116

4.1.7 ［X］原、［X］反、［X］补、［-X］补之间的关系117

4.1.8 小范围带符号十进制整数在计算机内的表示方法118

4.2 带符号十进制整数在机内的二进制加减法运算118

4.2.1 概述118

4.2.2 ［X］补与［Y］补的加法运算120

4.2.3 ［X］补与［Y］补的减法运算122

4.3 不带符号十进制整数在机内的二进制加减法运算125

4.3.1 概述125

4.3.2 不带符号十进制整数在机内的二进制加法运算126

4.3.3 不带符号十进制整数在机内的二进制减法运算127

4.4 全加减器与二元函数发生器129

4.4.1 多位二进制整数加法运算的过程129

4.4.2 全加器概念及其逻辑设计130

4.4.3 加法运算与减法运算的规则132

4.4.5 全加减器134

4.4.4 全减器概念及其逻辑设计134

4.4.6 二元函数发生器及其逻辑电路135

习题136

第5章 集成式双稳态触发器139

5.1 双稳态触发器概述139

5.1.1 双稳态触发器的基本特点139

5.1.2 双稳态触发器的分类及其具体电路的组成方式141

5.1.3 触发器课题的研究内容143

5.2 非钟控式基本R-S触发器及其静态分析143

5.2.1 逻辑电路及其状态方程组144

5.2.2 初始态预置和正常工作时的工作原理分析145

5.2.3 逻辑功能表、输出方程和激励表146

5.3 非钟控式触发器的类型、组成、逻辑设计和静态分析150

5.3.1 非钟控式R-S触发器的组成、逻辑设计与静态分析150

5.3.2 非钟控式D触发器的组成、逻辑设计与静态分析155

5.3.3 非钟控式J-K触发器的组成、逻辑设计与静态分析159

5.3.4 非钟控式T触发器的组成、逻辑设计与静态分析164

5.3.5 关于非钟控式触发器的几点说明168

5.4 钟控式电位型R-S触发器及其静态分析170

5.4.1 钟控式电位型R-S触发器的逻辑电路和状态方程组170

5.4.2 工作原理分析171

5.4.3 逻辑功能表、输出方程与约束方程172

5.4.4 驱动激励表174

5.5 由钟控式电位型R-S触发器构成的交叉反馈式触发器176

5.5.1 钟控式电位型交叉反馈式触发器的逻辑电路与状态方程组176

5.5.2 工作原理分析177

5.6 钟控式维阻型正跳变D触发器及其静态分析177

5.6.1 逻辑电路及有关说明178

5.6.2 状态方程组和初始态预置分析179

5.6.3 正常工作时的工作原理分析180

5.6.4 逻辑功能表、输出方程与驱动激励表182

5.7.1 钟控式主从型R-S触发器的逻辑电路及其状态方程组186

5.7 钟控式主从型负跳变R-S触发器及其静态分析186

5.7.3 输出方程、约束方程与驱动激励表188

5.7.2 初始态预置分析与正常工作时分析188

5.8 钟控式主从型负跳变J-K触发器及其静态分析193

5.8.1 钟控式主从型负跳变J-K触发器的逻辑电路193

5.8.2 钟控式主从型J-K触发器的输出方程与约束方程194

5.8.3 钟控式主从型J-K触发器的驱动激励表195

5.9 集成电路钟控式跳变型触发器之间的相互转换197

5.9.1 触发器相互转换的关系图197

5.9.2 钟控式跳变型触发器正常工作时的输出方程和驱动激励表198

5.9.3 同种钟控式跳变型触发器之间相互转换求解的流程图199

5.9.4 钟控式维阻型正跳变触发器之间的转换200

5.9.5 钟控式主从型负跳变触发器之间的转换202

习题202

第6章 时序逻辑电路概述207

6.1.2 钟控式时序电路的组成及定义208

6.1 时序逻辑电路的分类、定义及其输入信号的各种设置情况208

6.1.1 时序逻辑电路的分类208

6.1.3 几个基本概念210

6.1.4 钟控式时序电路及存储网络、输出网络输入信号的设置情况211

6.2 时序逻辑电路功能的给定方法213

6.2.1 存储网络状态转移功能的给定方法214

6.2.2 输出网络功能的给定方法218

6.2.3 进位网络功能的给定方法222

6.3 钟控式时序逻辑电路分析和设计的一般步骤223

6.3.1 钟控式时序逻辑电路分析的一般步骤223

6.3.2 钟控式时序逻辑电路设计的一般步骤224

习题225

第7章 一阶钟控式时序电路227

7.1 钟控式存储网络的类型及一阶钟控式存储网络的逻辑设计227

7.1.1 钟控式存储网络的组成及有关概念227

7.1.3 一阶钟控式不带支链直线型存储网络设计举例231

7.1.2 钟控式存储网络的类型231

7.1.4 一阶钟控式带支链直线型存储网络设计举例236

7.1.5 一阶钟控式不带支链单环型存储网络设计举例239

7.1.6 一阶钟控式带支链单环型存储网络设计举例242

7.1.7 几点说明245

7.2 钟控式计数器概述245

7.2.1 计数器的定义、分类及一般组成框图245

7.2.2 计数器设计问题的提法及其一般设计步骤247

7.2.3 钟控式跳变型触发器组的选定247

7.2.4 计数状态转移表的类型248

7.3 二进制数编码的一位2k进制计数器的逻辑设计249

7.3.1 驱动函数的设计250

7.3.2 激励函数的设计252

7.3.3 初始态非钟控式预置函数设计255

7.3.4 进位函数的设计256

7.3.5 计数器的设计方程组与相应的逻辑电路258

7.4 8421编码的钟控式一位十进制计数器的逻辑设计259

7.4.1 驱动函数的设计260

7.4.2 同步驱动条件下激励函数的求解262

7.4.3 异步驱动条件下激励函数的求解264

7.4.4 计数器的初始态预置函数设计265

7.4.5 计数器的进位函数设计265

7.4.6 计数器的设计方程组及其逻辑电路266

7.4.7 关于一位十进制计数器设计的几点说明267

7.5 钟控式跳变型一位N进制计数器的工作原理分析267

7.5.1 计数器工作原理分析的流程图268

7.5.2 各种钟控式跳变型触发器的输出功能表268

7.5.3 驱动激励表法分析同步式计数器工作原理举例270

7.5.4 驱动激励表法分析异步式计数器工作原理举例271

7.5.5 输出方程法分析钟控式计数器工作原理举例273

7.6 初始态预置错误时的分析和自启动型计数器的逻辑设计276

7.6.1 计数器初始态预置错误时的工作原理分析276

7.6.2 自启动型钟控式一位N进制计数器的逻辑设计举例278

7.7 组合式计数器及其逻辑设计280

7.7.1 组合式计数器概念280

7.7.2 组合式N进制计数器设计的一般步骤281

7.7.3 组合式计数器的级数和计数值的计算式281

7.7.4 几种常用小进制数计数器的设计282

7.7.5 组合式N进制计数器设计举例287

7.7.6 关于组合式计数器的几点说明289

7.8 钟控式信号序列发生器及其逻辑设计289

7.8.1 信号序列发生器的定义、分类及一般组成框图289

7.8.2 钟控式信号序列发生器逻辑设计的一般步骤290

7.8.3 不带过渡码单变量信号序列发生器设计举例291

7.8.4 带过渡码单变量信号序列发生器设计举例295

7.8.5 不带过渡码多变量信号序列发生器设计举例298

习题302

8.1.2 数模转换器与模数转换器的主要技术指标311

8.1.1 用计算机控制模拟量系统的组成框图311

8.1 概述311

第8章 数模转换器与模数转换器311

8.1.3 数模转换器的分类312

8.1.4 模数转换器的分类312

8.2 T型电阻式的数模转换器312

8.2.1 4位T型电阻式数模转换器的电路图与工作原理313

8.2.2 N位T型电阻式数模转换器的电路图与工作原理314

8.3.1 逐次逼近式模数转换器的组成框图315

8.3 逐次逼近式模数转换器315

8.2.3 T型电阻式数模转换器的转换速度315

8.3.2 逐次逼近式模数转换器工作原理的一般说明316

8.3.3 3位逐次逼近式模数转换器的电路图及工作原理317

8.3.4 3位逐次逼近式模数转换器的设计319

8.3.5 n位逐次逼近式寄存器的设计方程组与逻辑电路323

习题323

附录A 钟控式同步计数器的两种设计方法与比较325

参考文献333