TigerSHARC处理器技术及其应用PDF|Epub|txt|kindle电子书版本网盘下载

TigerSHARC处理器技术及其应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 数字信号处理器的基本概念和特点1

1.1.1 数字信号处理器的基本概念1

1.1.2 数字信号处理器的特点2

1.2 数字信号处理器的发展历史和应用3

1.2.1 数字信号处理器的发展历史3

1.2.2 数字信号处理器的应用5

1.3 ADI公司的DSP系列简介6

1.3.1 Blackfin系列定点处理器6

1.3.2 SHARC系列DSP的基本特点7

1.3.3 TigerSHARC系列DSP的特点8

第2章 TS系列DSP的内核结构13

2.1 TS系列DSP的内核结构概述13

2.1.1 TS101S的内核结构概述13

2.1.2 TS20XS的内核结构概述14

2.2 TS处理器的运算模块15

2.2.1 运算模块的组成15

2.2.2 运算模块的寄存器16

2.2.3 算术逻辑单元ALU17

2.2.4 乘法器19

2.2.5 移位器20

2.2.6 TS201S的通信逻辑处理单元（CLU）21

2.3 TS处理器的整型算术逻辑单元22

2.3.1 IALU结构22

2.3.2 IALU的寄存器23

2.3.3 IALU算术、逻辑和函数操作25

2.4 TS101S的程序控制器25

2.4.1 程序控制器的功能25

2.4.2 程序控制器的寄存器28

2.4.3 指令对齐缓冲池（IAB）32

2.4.4 分支地址缓冲池（BTB）33

2.4.5 程序控制器的使用实例36

2.5 TS20XS的程序控制器37

2.5.1 程序控制器的寄存器38

2.5.2 程序控制器的指令流水38

2.5.3 指令对齐缓冲池（IAB）和分支地址缓冲池（BTB）41

第3章 TS系列DSP的存储器及寄存器43

3.1 TS101S处理器的总线43

3.1.1 TS101S的内部总线43

3.1.2 TS101S的外部总线44

3.1.3 总线控制与状态寄存器45

3.1.4 多处理器连接与总线仲裁52

3.1.5 主机接口56

3.2 TS101S的存储器组织58

3.2.1 全局寻址空间58

3.2.2 外部存储器寻址空间59

3.2.3 内部存储器寻址空间60

3.2.4 多处理器空间和主机寻址空间60

3.3 TS101S的寄存器组61

3.3.1 寄存器分组61

3.3.2 运算模块中的寄存器组63

3.3.3 IALU的寄存器组65

3.3.4 程序控制器的寄存器组65

3.3.5 中断向量表寄存器组67

3.3.6 外部口（EP）寄存器组68

3.4 TS20XS的总线71

3.4.1 TS20XS的内部总线71

3.4.2 TS20XS的SOC接口72

3.5 TS201S的存储器组织74

3.5.1 TS201S的寻址空间74

3.5.2 全局寻址映射空间75

3.5.3 主机寻址空间76

3.5.4 外部存储器寻址空间76

3.5.5 多处理器寻址空间77

3.5.6 处理器内部存储空间77

3.5.7 TS201S的内部存储器组织78

3.6 TS201S处理器的寄存器组92

3.6.1 运算块寄存器组93

3.6.2 IALU寄存器组93

3.6.3 程序控制器寄存器组94

3.6.4 Cache寄存器组（存储器控制寄存器）95

3.6.5 中断寄存器组97

3.6.6 DMA控制和状态寄存器组99

3.6.7 链路口寄存器组99

3.6.8 外部总线接口寄存器组101

第4章 TS系列DSP的I/O资源102

4.1 TS处理器的中断102

4.1.1 TS处理器的中断源102

4.1.2 TS处理器的中断向量104

4.1.3 可编程的中断控制寄存器106

4.1.4 中断处理过程108

4.1.5 中断返回与异常111

4.1.6 中断服务程序实例112

4.2 TS处理器的DMA传输113

4.2.1 DMA控制器与传输控制块114

4.2.2 DMA控制与状态寄存器117

4.2.3 链式DMA与二维DMA119

4.2.4 外部口DMA121

4.2.5 AutoDMA与链路口DMA125

4.3 TS101S的链路口128

4.3.1 链路口资源128

4.3.2 链路口通信协议129

4.3.3 链路口控制及状态寄存器133

4.4 TS20XS处理器的链路口134

4.4.1 TS20XS链路口结构135

4.4.2 链路口的控制和状态寄存器136

4.4.3 链路口的连接方式和工作139

4.4.4 链路口通信协议141

4.4.5 链路口的传输延迟144

4.4.6 链路口的故障检测机制144

第5章 TS系列DSP的指令系统146

5.1 TS系列DSP的数据格式146

5.1.1 单精度浮点数据格式146

5.1.2 扩展精度浮点数据格式147

5.1.3 定点数据格式147

5.2 TS系列DSP的指令结构和寄存器148

5.2.1 指令行结构148

5.2.2 寄存器名称和使用150

5.3 存储器的寻址和访问方式152

5.3.1 直接和间接寻址152

5.3.2 循环寻址153

5.3.3 位反序寻址154

5.3.4 存储器的访问类型156

5.3.5 寄存器传送和立即数扩展操作157

5.4 TS处理器的指令158

5.4.1 ALU指令158

5.4.2 CLU指令180

5.4.3 乘法器指令185

5.4.4 移位器指令201

5.4.5 IALU指令209

5.4.6 IALU加载／存储／传输指令213

5.5 TS处理器的指令并行规则和约束条件216

5.5.1 指令并行规则216

5.5.2 并行指令的通用约束221

5.5.3 计算块指令约束222

5.5.4 IALU指令约束224

5.5.5 程序控制指令约束226

第6章 TS系列DSP的程序设计与开发227

6.1 TS处理器程序设计概述227

6.2 汇编器和汇编语言程序设计228

6.2.1 标识符和运算符228

6.2.2 预处理伪指令231

6.2.3 汇编伪指令232

6.2.4 汇编程序举例233

6.3 C编译器和C程序设计235

6.3.1 C编译器的特点235

6.3.2 C编译器支持的数据类型236

6.3.3 实时运行模式与实时运行库237

6.3.4 C/C＋＋与汇编程序接口240

6.3.5 C程序优化248

6.3.6 程序优化的实例254

6.4 链接器和LDF（链接描述文件）260

6.4.1 链接器260

6.4.2 LDF文件中常用的链接器命令261

6.4.3 LDF文件的编写265

6.5 VisualDSP＋＋集成开发工具272

6.5.1 集成开发工具及其特点272

6.5.2 利用IDDE进行程序开发的过程273

6.5.3 Debugger工具及其使用278

第7章 TS系列DSP的接口技术295

7.1 TS处理器外部总线接口技术295

7.1.1 TS处理器的外部总线概述295

7.1.2 EPROM和Flash接口296

7.1.3 典型外部总线接口范例308

7.2 主机接口313

7.3 SDRAM接口315

7.3.1 SDRAM接口信号315

7.3.2 SDRAM编程317

7.3.3 SDRAM接口扩展举例322

7.4 TS处理器与常用器件的接口技术325

7.4.1 与双口RAM的接口技术325

7.4.2 与ADC的接口技术328

7.4.3 与DAC的接口技术334

7.5 TS处理器的DMA传输337

7.5.1 内部存储器到外部存储器的DMA337

7.5.2 链式DMA与二维DMA339

7.5.3 链路口DMA344

第8章 TS系列DSP系统设计技术347

8.1 TS处理器的复位电路设计347

8.1.1 TS101S的复位方式347

8.1.2 TS101S处理器复位电路设计348

8.2 TS处理器的引导模式和引导程序349

8.2.1 TS处理器的引导模式349

8.2.2 引导程序的生成方法350

8.2.3 引导程序举例351

8.3 初始化程序和特殊引脚357

8.3.1 初始化参数357

8.3.2 初始化程序举例357

8.3.3 特殊引脚功能说明358

8.4 TS处理器系统时钟设计361

8.4.1 TS101S系统时钟设计361

8.4.2 TS201S的系统时钟设计364

8.5 TS处理器电源单元设计366

8.5.1 TS处理器电源供电的特点和要求366

8.5.2 TS101S的电源单元设计374

8.5.3 TS201S处理器电源滤波要求378

8.5.4 TS201S处理器电源设计381

8.5.5 TS201S系统功耗及散热设计382

8.6 JTAG接口设计382

8.6.1 硬件仿真器概述382

8.6.2 JTAG连接383

8.6.3 ICE配置与测试385

8.7 信号处理系统设计386

8.7.1 处理器类型的选择386

8.7.2 信号处理器体系设计389

8.7.3 信号处理器PCB拓扑设计392

8.8 多处理器系统的数据传输和同步协调技术394

8.8.1 多处理器系统的数据传输方式394

8.8.2 系统工作的协调和同步方法399

8.8.3 多处理器系统的并行流水工作401

第9章 TS系列DSP系统设计实例405

9.1 通信信号参数估计的例子405

9.1.1 基于高阶循环累积量的载频估计405

9.1.2 通信信号参数分析的硬件及软件实现405

9.2 脉冲分选的例子410

9.2.1 PRI变换410

9.2.2 脉冲分选硬件和软件实现411

9.3 通信信号监测系统设计实例417

9.3.1 系统需求417

9.3.2 设计思路417

9.3.3 系统硬件设计418

9.3.4 系统软件设计422

9.4 链路口耦合构成多处理器系统426

9.4.1 处理器系统组成426

9.4.2 脉冲压缩和固定杂波对消处理427

9.4.3 动目标检测（MTD）428

9.4.4 恒虚警处理430

9.5 多DSP系统的设计实例432

9.5.1 WCDMA基带处理板功能432

9.5.2 WCDMA基带处理板时序要求433

9.5.3 WCDMA基带处理板硬件方案433

参考文献442