VHDL数字设计与计算机设计基础PDF|Epub|txt|kindle电子书版本网盘下载

VHDL数字设计与计算机设计基础PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 布尔代数、布尔函数、VHDL和门1

1.1 引言1

1.2 布尔代数基础1

1.2.1 维恩图2

1.2.2 布尔函数的黑盒子3

1.2.3 基本逻辑符号4

1.2.4 布尔代数公理6

1.2.5 布尔代数定理7

1.2.6 布尔代数定理的证明8

1.3 从真值表推导出布尔函数9

1.3.1 用函数的1值推导出布尔函数10

1.3.2 用函数的0值推导出布尔函数11

1.3.3 用最小项和最大项推导出布尔函数11

1.4 简单门函数的VHDL设计14

1.4.1 NOT函数的VHDL设计14

1.4.2 AND函数的VHDL设计16

1.4.3 OR函数的VHDL设计17

1.4.4 XOR函数的VHDL设计19

1.4.5 NAND函数的VHDL设计20

1.4.6 NOR函数的VHDL设计22

1.4.7 XNOR函数的VHDL设计23

1.4.8 BUFFER函数的VHDL设计25

1.4.9 用标准形式给出的任意布尔函数的VHDL设计27

1.5 有关逻辑门的更多内容29

1.5.1 等价门符号29

1.5.2 全功能门30

1.5.3 等价门电路30

1.5.4 门的简化描述名称31

1.5.5 门的国际逻辑符号32

习题33

第2章 数制转换、码制和函数最简化39

2.1 引言39

2.2 数字电路与模拟电路39

2.2.1 人类心脏的数字化信号39

2.2.2 离散信号与连续信号39

2.3 二进制数制转换40

2.3.1 十进制数、二进制数、八进制数和十六进制数40

2.3.2 转换技术42

2.4 二进制码制46

2.4.1 小键盘和键盘的最少比特表示47

2.4.2 常见码制：BCD、ASCII以及其他47

2.4.3 二进制和反射格雷码之间的模2加法和转换50

2.4.4 七段码52

2.4.5 字母显示系统的VHDL设计53

2.5 卡诺图化简方法56

2.5.1 卡诺图资源管理器56

2.5.2 使用两变量卡诺图57

2.5.3 使用三变量卡诺图59

2.5.4 使用四变量卡诺图61

2.5.5 无关的输出63

习题65

第3章 逻辑电路分析和设计简介73

3.1 引言73

3.2 集成电路器件73

3.3 分析和设计逻辑电路74

3.3.1 分析和设计继电器逻辑电路75

3.3.2 分析IC逻辑电路76

3.3.3 设计IC逻辑电路77

3.4 生成详细的原理图80

3.5 用与非／与非和或非／或非形式设计电路82

3.6 传输延时84

3.7 译码器86

3.7.1 用译码器和单个门设计逻辑电路88

3.8 多路选择器91

3.8.1 用多路选择器设计逻辑电路93

3.9 险象95

3.9.1 功能险象95

3.9.2 逻辑险象96

习题97

第4章 用VHDL实现组合逻辑电路的设计103

4.1 引言103

4.2 VHDL103

4.3 库组成104

4.4 实体声明105

4.5 结构体声明106

4.5.1 数据流设计风格评价107

4.5.2 行为设计风格评价107

4.5.3 结构设计风格评价107

4.6 数据流设计风格107

4.7 行为设计风格111

4.8 结构设计风格116

4.9 用连线和总线实现122

4.10 VHDL设计实例126

4.10.1 用标量输入和输出设计126

4.10.2 用向量输入和输出设计128

4.10.3 通用VHDL架构130

习题131

第4章 双稳态存储器件的VHDL设计138

5.1 引言138

5.2 S-R NOR锁存器分析138

5.2.1 简单的电灯开关138

5.2.2 S-R NOR锁存器的电路延迟模型140

5.2.3 S-R NOR锁存器的特性表141

5.2.4 S-R NOR锁存器的特征方程141

5.2.5 S-R NOR锁存器的PS/NS表142

5.2.6 S-R NOR锁存器的时序图143

5.3 S-R NAND锁存器分析145

5.3.1 S-R NAND锁存器电路延迟模型145

5.3.2 S-R NAND锁存器的特性表146

5.3.3 S-R NAND锁存器的特征方程146

5.3.4 S-R NAND锁存器的PS/NS表146

5.3.5 S-R NAND锁存器的时序图147

5.4 设计一个简单的时钟148

5.5 设计一个D锁存器151

5.5.1 门控S-R锁存器电路设计151

5.5.2 用S-R锁存器设计D锁存器电路152

5.5.3 利用D锁存器的特性表来设计D锁存器电路153

5.5.4 D锁存器的时序图154

5.5.5 用D锁存器构造一个时钟156

5.5.6 构造一个8比特的D锁存器156

5.6 设计D触发器电路157

5.6.1 设计主从型D触发器电路157

5.6.2 用S-R NAND设计D触发器161

5.6.3 上升沿触发的D触发器的时序图164

习题166

第6章 用VHDL设计简单的有限状态机173

6.1 引言173

6.2 同步电路173

6.3 用VHDL构造一个D型触发器174

6.4 设计简单的同步电路176

6.5 用算法公式法设计计数器176

6.6 用算法公式法设计非传统计数器184

6.7 用算术法设计计数器188

6.8 分频（降低一个快时钟的频率）189

6.9 用PS/NS表格法设计计数器192

6.10 用PS/NS表格法设计非传统计数器195

习题197

第7章 计算机电路207

7.1 引言207

7.2 三态输出与断开状态207

7.3 微型计算机系统的数据总线共享210

7.4 深入了解XOR和XNOR符号及功能213

7.4.1 奇函数和偶函数215

7.4.2 单比特错误检测系统216

7.4.3 比较器和大于电路218

7.5 加法器设计221

7.5.1 半加器模块的设计221

7.5.2 全加器模块的设计222

7.6 设计及使用行波进位加法器和减法器224

7.7 行波进位加法器的传播延迟时间227

7.8 设计超前进位加法器227

7.9 超前进位加法器的传播延迟时间230

习题231

第8章 电路实现技术236

8.1 引言236

8.2 可编程逻辑器件236

8.2.1 可编程只读存储器（PROM）和查找表（LUT）238

8.2.2 可编程逻辑阵列（PLA）239

8.2.3 可编程阵列逻辑（PAL）或者通用阵列逻辑（GAL）240

8.2.4 使用PROM或者LUT进行电路设计241

8.2.5 使用PLA进行电路设计242

8.2.6 使用PAL或者GAL进行电路设计243

8.3 正逻辑规则和直接极性标志244

8.3.1 信号名称244

8.3.2 PLC和DPI系统的等效电路分析245

8.4 更多关于多路选择器和数据分路器的内容247

8.4.1 MUX树设计249

8.4.2 DMUX树设计250

习题250

第9章 复杂有限状态机的VHDL设计255

9.1 引言255

9.2 基于双进程PS/NS方法的设计256

9.3 CPLD、FPGA和状态机编码风格浅析260

9.4 有限状态机模型总结262

9.5 利用摩尔输出设计紧凑编码状态机264

9.6 利用摩尔输出设计单热点编码的状态机266

9.7 利用摩尔和米利输出设计紧凑编码状态机270

9.8 利用摩尔和米利输出设计单热点编码状态机273

9.9 利用算法公式法设计复杂状态机275

9.10 提高复杂状态机的可靠性281

9.11 其他状态机设计方法285

9.11.1 双分配PS/NS方法285

9.11.2 混合PS/NS方法289

习题292

第10章 基本的计算机体系结构311

10.1 引言311

10.2 通用数据处理系统或计算机311

10.3 哈佛型计算机和RISC体系结构312

10.4 普林斯顿（冯·诺依曼）型计算机和CISC体系结构314

10.5 VBC1概述315

10.6 VBC1设计原理316

10.7 VBC1编程器寄存器模型318

10.8 VBC1指令集体系结构319

10.9 汇编语言程序的编写格式321

习题322

第11章 VBC1的汇编语言编程325

11.1 引言325

11.2 VBC1指令集325

11.3 IN指令325

11.4 OUT指令329

11.5 MOV指令331

11.6 LOADI指令333

11.7 ADDI指令334

11.8 ADD指令336

11.9 SR0指令338

11.10 JNZ指令339

11.11 VBC1编程实例和技术342

11.11.1 无条件跳转342

11.11.2 标签342

11.11.3 循环计数器342

11.11.4 程序“横行”343

11.11.5 减法指令344

11.11.6 乘法指令345

11.11.7 除法指令345

习题346

第12章 设计输入输出电路351

12.1 引言351

12.2 设计仲裁电路351

12.3 设计总线仲裁电路353

12.4 设计可加载寄存器电路354

12.5 设计输入电路356

12.5.1 设计由4个滑动开关驱动的输入电路358

12.6 设计输出电路359

12.6.1 设计驱动4个LED的输出电路360

12.6.2 设计一个可以驱动七段显示器的输出电路362

12.6.3 仔细观察显示0的电路364

12.7 结合输入输出电路搭建一个简单I/O系统365

12.8 可选的VHDL设计风格368

习题369

第13章 设计指令存储器、加载程序计数器和去抖动电路372

13.1 引言372

13.2 设计一个指令存储器372

13.2.1 指令存储器的代码变形375

13.2.2 在启动阶段初始化VBC1的指令存储器377

13.3 设计一个加载程序计数器380

13.4 设计一个去抖动单脉冲电路382

13.5 设计去抖动单脉冲电路的验证电路385

习题393

第14章 设计多路显示系统396

14.1 引言396

14.2 4个七段LED显示器构成的多路显示系统396

14.3 用VHDL设计多路显示系统399

14.3.1 设计模块1：四选一MUX阵列399

14.3.2 设计模块2：十六进制显示译码器400

14.3.3 设计模块3：2比特计数器和分频器401

14.3.4 设计模块4：2-4线译码器403

14.4 用平面设计方法设计多路显示系统404

14.5 用层次化设计方法设计多路显示系统407

14.6 利用平面设计方法设计一个字符显示系统413

习题418

第15章 设计指令译码器421

15.1 引言421

15.2 指令译码器设计目标421

15.3 指令IN、OUT和MOV的指令译码器真值表422

15.4 设计指令IN的指令译码器424

15.5 设计指令OUT和MOV的指令译码器425

15.6 指令LOADI的指令译码器真值表426

15.7 指令ADDI的指令译码器真值表427

15.8 指令ADD的指令译码器真值表428

15.9 指令SR0的指令译码器真值表428

15.10 设计指令SR0的指令译码器429

15.11 JNZ指令译码器真值表430

15.12 设计指令JNZ的指令译码器433

15.13 设计VBC1的指令译码器434

习题435

第16章 设计算术逻辑单元440

16.1 引言440

16.2 算术逻辑单元的使用440

16.3 设计ALU的LOADI指令部分442

16.4 设计ALU的ADDI指令部分442

16.5 设计ALU的ADD指令部分443

16.6 设计ALU的SR0指令部分444

16.7 设计一个用于VBC1的ALU445

16.8 用VHDL设计的附加电路445

16.8.1 设计额外的ALU电路445

16.8.2 设计移位电路448

16.8.3 设计桶形移位电路452

16.8.4 设计移位寄存器电路455

习题457

第17章 完成VBC1的设计460

17.1 引言460

17.2 设计一个运行程序计数器460

17.3 将载入程序计数器与运行程序计数器结合起来463

17.4 设计运行频率电路和速度电路465

17.5 设计VBC1的指令存储器的载入电路467

习题468

第18章 VBC1-E的汇编语言编程470

18.1 引言470

18.2 指令总结470

18.3 输入、输出与中断指令472

18.4 数据存储指令477

18.5 算术指令与逻辑指令480

18.6 移位指令与循环移位指令482

18.7 跳转指令、相对跳转指令与暂停指令485

18.8 关于中断与汇编器命令的更多内容489

18.9 VBC1-E完整指令集总结494

习题495

第19章 设计VBC1-E的输入输出电路506

19.1 引言506

19.2 VBC1-E的输入电路设计506

19.3 VBC1-E的修改后IN指令的指令译码真值表508

19.4 VBC1-E的输出电路设计510

19.5 VBC1-E的修改后OUT指令的指令译码真值表512

19.6 VBC1-E的修改后IN和OUT指令的指令译码器设计515

19.7 VBC1-E的LOADI、ADDI和JNZ指令的指令译码器设计516

习题517

第20章 设计VBC1-E的数据存储器电路520

20.1 引言520

20.2 设计VBC1-E的数据存储器520

20.3 设计VBC1-E的寄存器和数据选择电路524

20.4 VBC1-E的STORE和FETCH指令的指令译码器真值表525

20.5 设计VBC1-E的STORE和FETCH指令的指令译码器527

20.6 设计VBC1-E的MOV指令的指令译码器528

习题529

第21章 设计VBC1-E的算术、逻辑、移位、旋转和无条件跳转电路531

21.1 引言531

21.2 VBC1-E ALU的算术和逻辑指令部分设计531

21.3 VBC1-E的算术和逻辑指令译码器设计533

21.4 VBC1-E ALU的移位和旋转指令部分设计534

21.5 VBC1-E的移位和旋转指令译码器设计536

21.6 VBC1-E的JMP和JMPR电路设计537

21.7 VBC1-E的JMP和JMPR指令译码器设计538

习题539

第22章 设计VBC1-E中手动载入时阻止程序执行的电路542

22.1 引言542

22.2 设计VBC1-E中修改手动载入的电路542

22.3 修改手动载入时VBC1-E中的指令译码器544

习题544

第23章 设计VBC1-E的扩展指令存储器545

23.1 引言545

23.2 为VBC1-E修改指令存储器以增加扩展指令存储器545

23.3 为VBC1-E修改运行程序计数器电路548

23.4 为VBC1-E修改合理地址电路550

23.5 为VBC1-E修改加载程序计数器电路550

23.6 为VBC1-E修改JMPR电路551

习题551

第24章 设计VBC1-E的软件中断电路554

24.1 引言554

24.2 设计VBC1-E的运行程序计数器与选择电路的改进电路554

24.3 设计VBC1-E的存储PCPLUS1的电路558

24.4 VBC1-E的INT和IRET指令的指令译码器真值表560

24.5 设计VBC1-E的INT和IRET指令的指令译码器561

习题562

第25章 完成VBC1-E的设计566

25.1 引言566

25.2 设计VBC1-E的去抖动单脉冲触发中断电路并修改RPC电路566

25.3 设计VBC1-E的RETA信号的显示电路570

25.4 设计VBC1-E的提供指令存储器的加载器功能的电路575

习题575

附录A 实验案例578

实验1A：门电路的设计与仿真578

实验1B：完成设计流程584

实验2：键盘编码系统的设计与测试589

实验3：门电路检验系统的设计与测试592

实验4：自定义十进制显示译码系统的设计与测试596

实验5A：D锁存器与带CLR输入的D触发器的设计与测试599

实验5B：8位寄存器及带PRE输入的D触发器的设计与测试603

实验6A：简单计数系统的设计与测试——8位单热递增计数器607

实验6B：简单计数器系统的设计与测试——两位格雷码计数器611

实验6C：简单非常规计数系统的设计与测试——机器眼电路614

实验6D：简单非常规计数系统的设计与测试——笑脸电路618

实验7A：用平面设计方法进行简单错误系统的设计与测试621

实验7B：用层次化设计方法进行简单4位加减系统的设计与测试626

实验8：利用平面设计方法进行LUT系统的设计与测试628

实验9A：用平面设计方法进行单热递增／递减计数系统的设计与测试633

实验9B：用层次化设计方法进行十状态计数系统的设计与测试637

实验10：VBC1系统EASY1（编辑器／汇编器／仿真器）的使用641

实验11：用EASY1编写和仿真VBC1程序645

实验12：VBC1系统的设计与测试（数据通路单元）648

实验13：VBC1系统的设计与测试（指令存储单元）653

实验14：VBC1系统的设计与测试（显示系统）656

实验15：VBC1系统的设计与测试（指令译码器）660

实验16：VBC1系统的设计与测试（算术逻辑单元）663

实验17：VBC1系统的设计与测试（最终设计）668

实验17L：设计VBC1系统的指令加载器673

实验18：在VBC1系统上编写并运行汇编程序679

实验19：VBC1-E的设计与测试（IN、OUT和未修改的指令）682

实验20：VBC1-E系统的设计与测试（数据转移和访存指令）687

实验21：VBC1-E系统的设计与测试（大部分指令）692

实验22：VBC1-E系统的设计与测试（添加手动加载电路）697

实验23：VBC1-E系统的设计与测试（添加扩展指令存储器）700

实验24：VBC1-E系统的设计与测试（实现INT和IRET指令）704

实验25：VBC1-E系统的设计与测试（最终设计）708

实验25L：VBC1-E指令加载器的设计713

附录B 用VHDL测试平台程序进行仿真721

B.1 简介721

B.2 例1：组合逻辑设计（工程：AND 3）721

B.3 例2：同步时序逻辑设计（工程：DFF）725

附录C FPGA管脚连接关系查询手册729

C.1 BASYS 2开发板729

C.2 NEXYS 2开发板730

C.3 BASYS 2及NEXYS 2开发板上FPGA存储加载器的管脚接口731

C.4 FX2MIB（模块转接板）——NEXYS 2外加电路板732

附录D EASY1教程733

D.1 简介733

D.2 EASY1用户界面733

D.3 EASY1界面布局733

D.4 如何使用EASY1735

D.5 例1：简单输入输出程序735

D.6 例2：修改后能够一直执行的输入输出程序741

D.7 例3：简单状态机程序742

D.8 例4：复杂状态机程序742

D.9 例5：产生延时744

D.10 用EASY1产生VBC1平台的机器码746

附录E 将指令加载到存储器中的三种方法747

E.1 手动载入存储器747

E.2 在启动时初始化存储器内容748

E.3 通过存储器加载程序载入存储器749