计算机组织：原理、分析与设计PDF|Epub|txt|kindle电子书版本网盘下载

计算机组织：原理、分析与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

1.1　计算机结构和组织的领域1

目录1

1.2　计算机组织的模型2

1.2.1　计算机设计过程的层次结构2

1.2.2　计算机组织的RTL模型3

1.2.3　计算机系统的性能模型6

1.3　计算机进化简史8

1.4　有代表性的计算机系列9

1.4.1　Pentium系列9

1.4.2　SPARC系列10

1.4.3　PowerPC系列11

1.5.1 十亿晶体管芯片的挑战12

1.5　计算机进化的前景12

1.5.2　下一代个人计算机的新角色13

1.5.3　嵌入式系统14

1.6　小结16

第2章　计算机的信息表示17

2.1 计算机中表示信息的数据类型17

2.2　定点无符号数的表示18

2.2.1　一般的位置数制18

2.2.2　小数的表示20

2.2.3　不同表示的数之间的转换21

2.3　定点符号数的表示24

2.3.1　符号数值表示24

2.3.2　二进制补码表示25

2.3.3　二进制补码的使用动机27

2.3.4　二进制反码表示29

2.4　二进制加减法30

2.4.1　符号数值加减法31

2.4.2　二进制补码加减法32

2.4.3　二进制反码加减法34

2.5　利用二进制位串的其他代码制35

2.5.1　格雷码35

2.5.2　十进制码36

2.5.3　字符码38

2.6　小结39

习题39

3.1.1　使用真值表定义组合逻辑函数43

第3章　组合线路的逻辑设计43

3.1　组合逻辑函数及表达式43

3.1.2　原始组合函数和基本逻辑操作44

3.1.3　布尔代数和逻辑表达式45

3.1.4　正则逻辑表达式46

3.2　用于简化逻辑函数的卡诺图49

3.3　组合逻辑函数的实现51

3.3.1 AND，OR和NOT门51

3.3.2 NAND和NOR门52

3.3.3 XOR和XNOR门53

3.4　组合逻辑线路的设计54

3.4.1　全加器的设计55

9.2.3　同步控制与异步控制57

3.4.2　用外部线路做减法的波浪进位加减法器57

3.4.3　双精度加减法59

3.4.4　用于符号数值表数法的波浪进位加法器60

3.5　组合逻辑线路的动态特性62

3.5.1　组合逻辑线路的传递延迟62

3.5.2　组合逻辑线路的波形图63

3.5.3　组合逻辑线路中的冒险64

3.6　MSI组合电路模块67

3.6.1　多路转接器68

3.6.2　译码器／多路分离器72

3.6.3　编码器73

3.7　可编程逻辑器件75

3.7.1　可编程逻辑阵列（PLA）76

3.7.2 只读存储器（ROM）76

3.7.3　可编程阵列逻辑（PAL）78

3.7.4　复杂可编程逻辑器件（CPLD）78

3.7.5 现场可编程门阵列（FPGA）81

3.8　小结83

习题83

第4章　时序线路的逻辑设计89

4.1　时序线路的普遍模型89

4.2　触发器90

4.2.1 简单SR暂存器的分析90

4.2.2　SR触发器92

4.2.3　JK触发器93

4.2.4　T触发器95

4.2.5　D触发器96

4.2.6　实际的触发器线路97

4.3　时序逻辑线路的分析101

4.3.1　从线路到状态转换图101

4.3.2　从状态转换图到有限状态机103

4.4　时序逻辑线路的综合104

4.5.1 寄存器107

4.5　MSI时序线路模块107

4.5.2　移位寄存器108

4.5.3　计数器108

4.6　有限状态机的设计112

4.7　小结115

习题116

第5章　算术逻辑单元121

5.1　冯·诺依曼计算机模型121

5.2　并行快速加法器122

5.2.1　进位传递的性质122

5.2.2　波浪进位并行加法器（再访）123

5.2.4　分块式先行进位加法器线路125

5.2.3　四位先行进位加法器125

5.3　一个商售ALU芯片设计的分析128

5.3.1 基于加法器的ALU的组织128

5.3.2　针对逻辑操作进行输入线路的设计129

5.3.3　ALU用于算术操作的分析132

5.4　算术逻辑单元的设计方法134

5.4.1　设计一个利用外接门以实现逻辑操作的ALU134

5.4.2　设计基于标准ALU芯片的ALU136

5.4.3　重新设计ALU的输入线路138

5.4.4　设计利用加法器的内部线路的ALU141

5.4.5　重新设计加法器的输出线路143

5.4.6　 ALU的不同设计方法的比较146

5.5　ALU中配备移位器147

5.5.1 设计一个在ALU中的嵌入式移位器148

5.5.2　设计作为一个独立单元的移位器152

5.5.3　鼓形移位器的设计154

5.6　小结157

习题157

6.1.1　二进制补码乘法的基本算法166

6.1　单精度乘法166

第6章　复杂算术操作166

6.1.2　快速乘法169

6.2　双倍精度乘法175

6.2.1　对算法的特殊要求175

6.2.2　双精度正数乘法的算法176

6.2.3　双精度二进制补码乘法的算法178

6.3　单精度除法181

6.4　双精度除法185

6.4.1　对算法的特殊要求185

6.4.2　双精度小数除算法186

6.4.3　双精度整数除算法187

6.5　浮点操作190

6.5.1　浮点数的表示190

6.5.2　浮点数操作算法193

6.5.3　一个完整的浮点加减算法194

6.5.4　用时序逻辑实现浮点加减法195

6.6　小结196

习题197

第7章　指令系统结构201

7.1　指令格式201

7.2.1　在指令码中指定操作数205

7.2　寻址方式205

7.2.2　在寄存器中指定操作数206

7.2.3　指定存储器中的操作数206

7.2.4　在汇编语言程序内部指定一个位置210

7.2.5　寻址方式的实例研究212

7.3　指令系统设计214

7.3.1　数移动指令214

7.3.2　算术逻辑指令216

7.3.3　控制指令217

7.4 精简指令系统计算机（RISC）220

7.5　小结224

习题224

第8章　中央处理器229

8.1 中央处理器的功能和功能部件229

8.2　CPU的基本组织230

8.2.1 基于通用寄存器的CPU组织230

8.2.2　基于累加器的CPU组织231

8.2.3　基于处理器堆栈的CPU组织232

8.3 基于累加器的CPU的构造233

8.3.1 建立在单总线上基于累加器的CPU的设计234

8.3.2　双总线和三总线基于累加器的CPU的设计238

8.3.3 设计一个在ALU上构造的基于累加器的CPU240

8.4　基于通用寄存器的CPU的构造242

8.4.1　通用寄存器组的构造243

8.4.2　基于通用寄存器的CPU的设计244

8.5　CPU位片器件—实例研究246

8.6　小结249

习题249

第9章　控制器254

9.1　控制器的功能和一般组织254

9.2　控制线路设计初步255

9.2.1 控制电位信号与控制脉冲信号255

9.2.2　一个基于计数器的信号发生器的设计256

9.2.4　信号发生器的异步线路258

9.3　算术操作串行控制的设计264

9.3.1　按位串行加法器的设计264

9.3.2　串行二进制补码乘法器的设计268

9.4　一个简单计算机的硬联控制的设计272

9.4.1　一个简单RISC处理机的规格272

9.4.2　基本指令周期275

9.4.3　为指令系统设计操作图276

9.4.4　控制信号的设计与实现281

9.4.5　数据路径和定时信号的设计和实现284

9.5　一个简单计算机微程序控制的设计289

9.5.1　微程序控制的一般性探讨289

9.5.2　微程序控制的数据路径设计291

9.5.3　微程序控制的微指令格式的设计295

9.5.4　微程序控制的流程图设计297

9.5.5　获得微程序代码表301

9.6　小结303

习题304

第10章　主级存储器312

10.1　存储器层次结构312

10.1.1　存储器系统的层次组织312

10.1.2　存储器层次结构的功能和性能312

10.2　主存储器的组织314

10.2.1 RAM芯片的功能和特性315

10.2.2 RAM芯片的内部组织315

10.2.3　访问RAM的基本操作317

10.2.4　RAM芯片互联以扩大容量318

10.3　性能优化的RAM技术320

10.3.1 异步DRAM321

10.3.2　FPM和EDO322

10.3.3 同步DRAM（SDRAM）323

10.3.4 Rambus DRAM（RDRAM）324

10.3.5 闪烁存储器与EEPROM的对比325

10.3.6　分割总线326

10.4　高速缓存326

10.4.1　存储器访问局部性327

10.4.2　映射函数328

10.4.3　写操作策略334

10.4.4　替换算法334

10.4.5　高速缓存的组织和性能335

10.5　主级存储器总体组织337

10.5.1　串行存储器窄总线组织337

10.5.2　并行存储器宽总线组织338

10.5.3　并行存储器窄总线组织339

10.5.4　交叉存储器窄总线组织340

10.6　小结343

习题343

第11章　输入输出347

11.1　I/O子系统的功能和特点347

11.2　次级存储器349

11.2.1　磁盘350

11.2.2　廉价冗余磁盘阵列（RAID）352

11.2.3　光盘355

11.2.4　磁带358

11.3　输入输出访问359

11.3.1　I/0寄存器的寻址359

11.3.2　程控I/0360

11.3.3　中断驱动I/O362

11.3.4　直接存储器访问364

11.4　异常事件和异常事件处理366

11.4.1 中断请求和中断回答366

11.4.2　中断辨认367

11.4.3　中断服务和中断返回371

11.5　I/O接口372

11.5.1 I/O总线规程372

11.5.2　并行I/O端口375

11.6　串行I/O数据通信376

11.6.1 串行传输的时间同步376

11.6.2　错误检测和纠正码378

11.6.3 串行接口和I/O端口389

11.7　总线标准394

11.7.1　PCI总线394

11.7.2　SCSI并行接口397

11.7.3　USB串行总线401

11.7.4　Fire Wire串行总线407

11.7.5　开关纤维结构和InfiniBand409

11.8　小结411

习题412

第12章　流水线416

12.1　流水线的基本概念416

12.1.1 时间并行性比较空间并行性417

12.1.2　流水线中的时间并行性417

12.1.3　流水线的性能421

12.2　流水线的一般组织422

12.2.1　同步流水线422

12.2.2　异步流水线424

12.3　通过函数分解设计流水线425

12.3.1　指令流水线的特性426

12.3.2　数据流样式向流水线的映射427

12.3.3　流水线基本数据路径的设计429

12.4　从冒险分析设计流水线数据路径431

12.4.1 构造冒险431

12.4.2　数据冒险的一般讨论432

12.4.3　数据冒险分析433

12.4.4　控制冒险440

12.4.5　流水线完整的数据路径445

12.5　超标量处理机447

12.5.1　超标量处理机的特性447

12.5.2　超标量处理机的概念性结构448

12.5.3 指令发送和指令执行策略450

12.6 小结452

习题452

略语表458

参考文献464