晶圆级3D IC工艺技术PDF|Epub|txt|kindle电子书版本网盘下载

晶圆级3D IC工艺技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 晶圆级3D IC综述1

1.1 背景及引言1

1.2 动机——超越摩尔定律的方法3

1.2.1 互连瓶颈3

1.2.2 芯片面积4

1.2.3 异质集成4

1.2.4 堆叠式CMOS5

1.3 3D IC的分类5

1.3.1 单片集成方式6

1.3.2 组装方式7

1.3.3 晶圆级3D设计机遇9

1.4 本书的构成10

参考文献13

第2章 单片3D集成电路15

2.1 引言15

2.2 上层采用大颗粒多晶硅的3D电路16

2.2.1 上层多晶硅再结晶技术16

2.2.2 3D逻辑电路制作工艺分类18

2.3 采用小晶粒多晶硅层的3D电路22

2.3.1 SRAM23

2.3.2 非易失性存储器：交叉点存储器23

2.3.3 非易失性存储器：TFT-SONOS28

2.4 非硅单片3D集成电路31

2.5 小结32

参考文献34

第3章 堆叠式CMOS技术39

3.1 堆叠式CMOS结构39

3.2 堆叠式CMOS器件设计及工艺41

3.2.1 逐层加工工艺41

3.2.2 多层同步加工工艺42

3.2.3 版图问题45

3.3 基于SOI晶圆顶层硅和衬底的堆叠式CMOS46

3.4 堆叠FinCMOS技术50

3.5 小结57

参考文献58

第4章 用于3D IC的晶圆级键合技术60

4.1 引言60

4.2 晶圆级键合设备概述60

4.3 表面预处理62

4.3.1 表面预处理——湿法化学处理63

4.3.2 表面预处理——等离子体活化65

4.3.3 表面预处理——等离子体与湿法化学组合工艺67

4.3.4 表面预处理——蒸汽清洗67

4.4 键合对准机——设备工作原理71

4.5 对准策略73

4.6 晶圆传送夹具82

4.7 晶圆级键合技术85

4.8 用于3D集成的晶圆级键合技术89

4.8.1 硅-硅直接键合89

4.8.2 BCB键合90

4.8.3 铜-铜扩散键合95

4.8.4 共晶键合96

4.9 键合质量测试99

4.10 小结101

参考文献102

第5章 TSV加工、背面减薄及载片技术105

5.1 引言105

5.2 TSV与引线键合的比较105

5.3 硅通孔的形成106

5.3.1 用于芯片-晶圆堆叠的TSV制作技术：激光钻孔107

5.3.2 用于芯片-晶圆堆叠的TSV：刻蚀107

5.3.3 用于晶圆级堆叠的TSV110

5.4 TSV内壁绝缘111

5.5 钨填充和抛光112

5.6 铜填充113

5.6.1 用于铜电镀的阻挡层和种子层113

5.6.2 铜的电镀115

5.6.3 铜的化学机械抛光（CMP）116

5.7 晶圆减薄116

5.7.1 背面研磨117

5.7.2 应用于晶圆减薄及应力释放的湿法刻蚀技术120

5.7.3 晶圆注氢剥离技术120

5.8 划片122

5.9 载片技术124

5.9.1 载片125

5.9.2 临时键合胶126

5.9.3 可选择（涂覆）的释放层128

5.10 晶圆临时键合128

5.10.1 热塑性材料129

5.10.2 紫外光（UV）固化材料131

5.10.3 复合胶膜132

5.10.4 金属材料133

5.11 载片134

5.12 解键合工艺135

5.12.1 化学方法136

5.12.2 热处理方法136

5.12.3 激光处理137

5.13 解键合的后处理138

5.14 小结138

参考文献140

第6章 用于3D IC的晶圆级铜键合技术144

6.1 引言144

6.2 铜键合工艺的分类144

6.2.1 铜-铜表面活化键合144

6.2.2 铜-铜热压键合145

6.3 铜-铜键合机理145

6.3.1 铜键合层形貌146

6.3.2 铜键合层中氧化物的检验147

6.3.3 铜键合工艺中微结构变化147

6.3.4 铜键合过程中晶向的变化149

6.4 铜-铜键合工艺开发150

6.4.1 结构设计150

6.4.2 铜键合点制作151

6.4.3 键合工艺参数152

6.5 铜键合质量表征及对准精度153

6.6 可靠的铜键合和多层堆叠156

6.7 晶圆级铜-铜键合的应用159

6.8 小结160

参考文献161

第7章 铜-锌固液扩散键合163

7.1 SLID的原理164

7.1.1 液化和液相的特性165

7.1.2 合金和金属间化合物（IMC）的生长169

7.1.3 工艺条件及特性172

7.2 芯片堆叠：基于F2F键合的固-液扩散工艺177

7.2.1 工艺流程178

7.2.2 微缝隙的下填充180

7.2.3 自对准182

7.2.4 可靠性结果182

7.3 3D集成：SLID多芯片堆叠188

7.3.1 SLID和背通孔技术189

7.3.2 ICV-SLID技术方案197

7.3.3 铜凸点键合技术199

7.4 W2W与C2W技术的简单比较203

7.5 小结205

致谢207

参考文献208

第8章 基于SOI的3D电路集成技术212

8.1 引言212

8.2 林肯实验室的晶圆级3D电路集成技术213

8.2.1 3D制造工艺213

8.2.2 3D可行性技术215

8.2.3 3D技术线宽的缩小222

8.3 制作在堆叠层上FDSOI晶体管与器件的特性225

8.4 林肯实验室的3D多工程电路设计和版图布局技术229

8.4.1 3D设计和版图布局实例229

8.4.2 电脑辅助设计工具优化230

8.4.3 3D设计的优化231

8.4.4 晶圆级的辅助对准232

8.4.5 3D设计和提交程序233

8.4.6 3D电路设计实例235

8.5 3D电路和器件成果237

8.5.1 3D LADAR芯片238

8.5.2 1024×1024的3D可见光图像传感器240

8.5.3 异质集成241

8.6 小结242

致谢243

参考文献244

第9章 高性能CMOS 3D制作技术248

9.1 3D技术248

9.1.1 引言248

9.1.2 3D技术前景249

9.1.3 晶圆级3D集成249

9.1.4 IBM 3D集成技术255

9.2 未来3D集成研究方向268

9.2.1 键合结构的热耗散268

9.2.2 3D互连结构的噪声268

9.2.3 带宽利用率和高效能设计技术（低电压、高效能）269

9.3 小结270

致谢271

参考文献272

第10章 基于绝缘层黏附键合的3D集成277

10.1 引言277

10.2 黏附键合的机理和绝缘黏附层278

10.2.1 用于晶圆键合的聚合物黏附层的理想特性279

10.2.2 晶圆黏附键合技术282

10.3 基于黏附键合的晶圆级3D集成平台284

10.3.1 后通孔3D平台：晶圆黏附键合和铜大马士革互连工艺286

10.3.2 先通孔3D平台：晶圆级大马士革金属／粘合剂再布线图形键合工艺287

10.4 初步烘干BCB和部分固化BCB的影响289

10.4.1 BCB层的厚度均匀性291

10.4.2 BCB的键合强度以及空洞和缺陷对键合的影响292

10.4.3 对晶圆级对准精度的影响292

10.5 无图形晶圆黏附键合的完整性294

10.5.1 光学检测法294

10.5.2 四点弯曲法测量键合强度295

10.5.3 热循环测试296

10.5.4 封装可靠性测试297

10.5.5 晶圆减薄299

10.5.6 晶圆黏附键合的电特性301

10.6 带图形晶圆黏附键合的完整性302

10.6.1 用于铜大马士革工艺的部分固化BCB303

10.6.2 键合强度和空洞／缺陷304

10.6.3 采用大马士革工艺的Cu/BCB图形层的表面形貌304

10.7 晶圆级3D集成的可行性演示305

10.7.1 后通孔3D平台的可行性演示306

10.7.2 先通孔3D平台的可行性演示308

10.8 热机械模型312

10.9 3D平台和应用讨论315

10.10 小结317

致谢318

参考文献319

第11章 直接复合键合326

11.1 引言326

11.2 直接复合键合工艺327

11.2.1 TSV芯片准备327

11.2.2 承载面的准备：绝缘层和图形结构制作329

11.3 金属键合类型和绝缘介质的选择334

11.4 整体复合键合334

11.4.1 拾取要求335

11.4.2 柔性键合336

11.5 小结337

参考文献338

第12章 3D存储器339

12.1 存储器发展简史339

12.2 3D集成存储器实现方式340

12.2.1 3D 封装340

12.2.2 基于3D IC技术的3D集成存储器342

12.3 DRAM345

12.3.1 DRAM制造345

12.3.2 DRAM简介345

12.3.3 DRAM存在的问题346

12.3.4 阵列效率349

12.3.5 存储墙效应350

12.3.6 存储器的冗余修复、测试和可靠性351

12.3.7 3D集成DRAM的优势353

12.4 3D DRAM制作流程354

12.4.1 存取时间355

12.4.2 功耗356

12.4.3 可靠性356

12.4.4 成本357

12.4.5 3D集成存储器的其他优势360

12.5 Tezzaron 3D集成工艺360

12.6 嵌入式存储器与3D集成存储器对比364

12.7 3D集成技术的发展趋势365

参考文献367

第13章 3D集成电路架构368

13.1 引言368

13.2 3D SoC369

13.2.1 概述369

13.2.2 寄生耦合370

13.3 数字系统373

13.3.1 图像系统373

13.3.2 性能受限于互连的系统374

13.4 微米／纳米集成378

13.5 3D集成和平面封装的比较381

参考文献383

第14章 3D IC的热挑战386

14.1 引言386

14.2 纳米级3D集成电路热效应388

14.2.1 热对器件及互连可靠性的影响388

14.2.2 3D集成芯片热学解析模型388

14.2.3 热电耦合机理及其重要性390

14.3 应用于3D集成电路的自适应热分布预估方法394

14.3.1 典型封装结构及热传输机理394

14.3.2 芯片封装热学模型395

14.3.3 热学解析模型数值求解方法概述398

14.3.4 分析实例：2D集成电路热分布预估实例400

14.3.5 分析实例：3D集成电路热分布预估实例405

14.4 3D集成电路热管理技术概述410

14.5 总结412

参考文献413

第15章 现状及展望419

15.1 引言419

15.2 技术与应用419

15.2.1 系统集成419

15.2.2 垂直互连422

15.2.3 基于键合的立体集成技术426

15.2.4 设计429

15.3 3D器件封装430

15.3.1 信号、电源和地的拥塞430

15.3.2 热的积聚和耗散431

15.3.3 3D 封装器件的可靠性432

15.4 3D市场和经济成本432

15.4.1 技术成熟度433

15.4.2 成本433

15.5 市场预测437

参考文献440