FPGA设计 基于团队的最佳实践PDF|Epub|txt|kindle电子书版本网盘下载

FPGA设计 基于团队的最佳实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章FPGA设计成功的最佳实践1

1.1引言1

第2章 项目管理4

2.1项目管理的作用4

2.1.1项目管理阶段4

2.1.2项目持续时间的估算4

2.1.3计划5

第3章 设计说明书7

3.1设计说明书：沟通是成功的关键7

3.1.1高级功能说明书7

3.1.2功能设计说明书8

第4章 资源调查12

4.1引言12

4.2工程资源12

4.3第三方IP13

4.4 FPGA器件的选择13

4.4.1FPGA器件的特殊功能14

4.4.2 FPGA的规模选型（密度）14

4.4.3速度需求16

4.4.4引脚16

4.4.5功耗16

4.4.6 IP的可用性17

4.4.7器件的可用性17

4.4.8小结17

第5章 设计环境18

5.1引言18

5.2脚本化的环境18

5.3与版本控制软件的交互19

5.4问题跟踪系统的使用20

5.5回归测试系统21

5.6何时升级FPGA设计工具的版本21

5.7 FPGA设计环境中常用的工具22

第6章 电路板设计24

6.1 FPGA器件给电路板设计带来的挑战24

6.2工程师的角色和职责25

6.2.1 FPGA工程师25

6.2.2 PCB设计工程师26

6.2.3信号完整性设计工程师26

6.3功耗和散热问题28

6.3.1滤除电源噪声28

6.3.2电源分配28

6.4信号的完整性29

6.4.1信号完整性问题的类型29

6.4.2电磁干扰30

6.5 FPGA引脚分配的设计流程31

6.5.1流程1：由FPGA设计师主动31

6.5.2流程2：由电路板设计师主动33

6.5.3 FPGA设计师和电路板设计师如何进行引脚改动的沟通34

6.6电路板设计的审查要点34

第7章 功耗和热分析35

7.1引言35

7.2功耗的基本要素35

7.2.1静态功耗36

7.2.2动态功耗36

7.2.3输入/输出功耗36

7.2.4浪涌电流36

7.2.5配置功耗36

7.3准确估计功耗的关键因素37

7.3.1 FPGA电路的准确功耗模型37

7.3.2每个信号的准确数据切换率37

7.3.3准确的运行条件38

7.3.4资源利用39

7.4设计周期早期的功耗估计（电源规划）39

7.5基于仿真的功耗估计（设计的功耗验证）41

7.5.1局部仿真43

7.6功耗估计的最佳实践方法43

第8章RTL代码设计45

8.1介绍45

8.2常用术语45

8.3工程师对有ASIC设计背景的建议47

8.4推荐的FPGA设计规范48

8.4.1同步与异步48

8.4.2全局信号48

8.4.3专用硬件组件49

8.4.4低层次设计原语的使用50

8.4.5亚稳态的管理51

8.5编写高效的HDL代码51

8.5.1什么是最好的硬件设计语言52

8.5.2良好的设计习惯53

8.5.3可综合的HDL58

8.6 RTL设计的分析67

8.6.1综合报告68

8.6.2综合警告68

8.6.3电路方块图的浏览69

8.7 RTL设计要点总结70

第9章 IP及设计重用72

9.1引言72

9.2 IP重用的需求72

9.2.1 IP重用的好处72

9.2.2开发可重用设计方法学面临的困难73

9.3设计还是购买74

9.4构建可重用的IP75

9.4.1设计说明书75

9.4.2实施方法76

9.4.3标准接口的使用77

9.5 IP组件库软件包78

9.5.1 IP说明书79

9.5.2用户接口79

9.5.3与系统集成工具的兼容性81

9.5.4 IP的安全性81

9.6 IP重用的检查清单82

第10章 硬件到软件的接口83

10.1软件接口83

10.2寄存器地址映射表的定义83

10.3寄存器地址映射表的使用83

10.3.1 IP的选择83

10.3.2软件工程师的接口84

10.3.3 RTL工程师的接口84

10.3.4接口的验证85

10.3.5文档85

10.4小结85

第11章 功能验证86

11.1简介86

11.2功能验证面临的挑战86

11.3有关验证的术语87

11.4 RTL仿真和门级仿真的对比88

11.5验证方法学88

11.6克服复杂性89

11.6.1设计和测试的模块化89

11.6.2规划预期操作89

11.6.3应对意外状态的计划89

11.7功能覆盖90

11.7.1定向测试90

11.7.2随机动态仿真91

11.7.3受约束的随机测试91

11.7.4 SystemVerilog用于设计和验证91

11.7.5通用测试平台方法92

11.7.6自验证测试平台93

11.7.7形式化等价性验证94

11.8代码覆盖度95

11.9质量评价（QA）测试95

11.9.1功能回归测试95

11.9.2可重用IP的图形界面（GUI）测试95

11.10硬件互操作性测试96

11.11软/硬件协同验证96

11.11.1加快投片的准备96

11.12功能验证清单97

第12章 时序收敛98

12.1时序收敛的难点98

12.2时序分配和时序分析的重要性99

12.2.1时序分析的背景99

12.2.2时序分析的基础99

12.3实现时序收敛目标的方法学105

12.3.1指定FPGA器件系列105

12.3.2设计规划106

12.3.3早期时序估计110

12.3.4 CAD工具设置111

12.4常见的时序收敛问题118

12.4.1缺失时序约束118

12.4.2时序约束发生冲突118

12.4.3高扇出寄存器118

12.4.4只差一点就能满足时序119

12.4.5不宜过早设置位置约束119

12.4.6冗长的编译时间119

12.5设计规划、实现、优化和时序收敛清单120

第13章 系统在线调试121

13.1系统在线调试的难点121

13.2规划121

13.3调试方法122

13.3.1利用引脚调试122

13.3.2片内逻辑分析仪123

13.3.3调试逻辑的使用126

13.3.4外部逻辑分析仪126

13.3.5编辑存储器的内容127

13.3.6利用软核处理器进行调试127

13.4使用案例128

13.4.1上电调试128

13.4.2收发接口调试128

13.4.3系统性能报告129

13.4.4软核处理器调试129

13.4.5器件的编程问题130

13.5系统在线调试核对清单131

第14章 设计的签收132

14.1设计签收过程132

14.2设计签收之后132

索引133