基于FPGA的电子系统设计PDF|Epub|txt|kindle电子书版本网盘下载

基于FPGA的电子系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1 概述1

1.1 基于FPGA的设计特点与方法1

1.2 QuartusⅡ工程建立与语言模板（Template）3

1.2.1 查看模板给出的VHDL设计实例4

1.2.2 从QuartusⅡ模板了解的VHDL基本结构7

习题12

扩展学习与总结12

2 多种形式的设计描述13

2.1 本章主要概念13

2.1.1 基于平台的设计方法13

2.1.2 基于优化的VHDL设计13

2.1.3 配置的概念与格式（Configuration）13

2.1.4 类属说明（Generic）16

2.1.5 测试基准文件（Testbench）16

2.1.6 设计验证的主要种类16

2.2 多种形式的多路选择器17

2.2.1 多种四选一电路的VHDL设计17

2.2.2 配置应用（块配置）21

2.3 多种四选一电路设计的语法讨论21

2.3.1 块配置讨论21

2.3.2 有优先级的选择21

2.3.3 无优先级的选择22

2.3.4 信号Signal与变量Variable的讨论22

2.4 选择器的设计优化22

2.4.1 If和Case语句的速度与面积平衡22

2.4.2 If语句与设计的局部调整优化23

2.4.3 用更少输入端选择器实现面积优化24

2.4.4 VHDL语句与优化24

2.5 四选一各种描述综合结果比较25

2.6 四选一ModelsimTestbench仿真26

2.7 仿真注意事项与仿真程序说明27

2.7.1 仿真文件的编写注意事项27

2.7.2 Modelsim使用说明28

2.7.3 Testbench编写说明28

2.8 选择器的设计应用29

2.8.1 选择器作为ROM应用29

2.8.2 选择器的总线应用29

2.8.3 选择器的测试应用32

2.9 Altera库与程序包的应用32

习题34

扩展学习与总结34

3 多种运算单元设计35

3.1 主要概念说明35

3.2 基本加／减运算单元设计36

3.2.1 多种加法器介绍与设计36

3.2.2 配置实现与配置方法47

3.2.3 加法器程序说明48

3.2.4 参数化任意加法器Testbench程序说明52

3.3 先行进位加法器53

3.4 BCD加法器61

3.5 流水线与非流水线加法器62

3.6 LPM模块应用与Altera设计原语70

3.6.1 LPM模块应用70

3.6.2 Altera设计原语70

3.7 简易ALU设计与Work库的应用72

3.8 工程文件管理与自定义库74

3.9 基于数据通道的加法设计75

习题78

扩展学习与总结79

4 Modelsim仿真提高80

4.1 第三方仿真软件Modelsim仿真方式80

4.2 四位加法器Modelsim仿真方式80

4.3 Modelsim仿真步骤80

4.3.1 建工程（Project）与建立文件80

4.3.2 编译（Compile）文件81

4.4 Modelsim仿真种类81

4.4.1 Modelsim窗口开关与命令81

4.4.2 Testbench（设计基准文件）仿真82

4.5 Modelsim连接器件库的仿真89

4.6 QuartusⅡ＋Modelsim VHDL的功能仿真89

4.6.1 Textio程序包89

4.6.2 Textio读写文件90

4.7 QuartusⅡ＋Modelsim VHDL的时序仿真94

4.7.1 四位加法器层次化设计时序仿真94

4.7.2 波形输入方式仿真98

4.7.3 用Testbench文件法仿真102

习题104

扩展学习与总结104

5 运算单元的设计提高105

5.1 乘法器106

5.1.1 乘法器非流水线与流水线研究107

5.1.2 硬件乘法器运算拓展123

5.2 除法器124

5.3 RTL级加减乘除运算整合128

5.3.1 乘除运算电路的控制128

5.3.2 状态机控制的移位乘法129

5.3.3 状态机控制的移位除法136

5.3.4 加减乘除整合与BCD加减电路的控制143

习题154

扩展学习与总结154

6 系统的计数分频与定时设计155

6.1 可变模计数器155

6.2 异步与同步计数器设计比较162

6.2.1 模10计数与级联163

6.2.2 级联中的设计原则170

6.3 查看设计报告与TimeQuest时序分析172

6.3.1 LFSR计数器与二进制计数器设计172

6.3.2 LFSR计数器与二进制计数器的比较174

6.4 分频相关电路与设计规范179

6.4.1 2的幂次分频179

6.4.2 偶数等占空比分频与设计规范179

6.4.3 等占空比奇数分频与半整数分频185

6.5 系统的定时设计192

6.5.1 FPGA锁相环PLL192

6.5.2 FPGA PLL应用需求194

6.5.3 可重配置锁相环的使用195

6.5.4 PLL的重配置模块195

6.5.5 PLL重配置模块的端口说明196

习题198

扩展学习与总结199

7 存储器的设计与应用200

7.1 LPM_ROM应用查表法乘法器200

7.2 LPM_ROM初始化文件MIF格式202

7.3 ROM应用与波形发生器203

7.3.1 设计信号波形的选取203

7.3.2 LPM片上ROM实现正弦信号发生器206

7.3.3 正弦信号发生器的具体实现209

7.4 FPGA引脚分配215

7.4.1 在图形界面人工指定215

7.4.2 反标注法引脚自动分配217

7.4.3 引脚分配等信息的文件处理217

7.5 多种波形设计与嵌入逻辑分析仪测试219

7.6 正弦信号发生器提高231

7.7 利于属性Attribute指定综合239

7.8 在线硬件调试的工具241

7.8.1 在系统存储内容编辑器241

7.8.2 在系统信号源与探针测试243

7.9 QuartusⅡ连接Modelsim时序仿真245

7.10 SRAM设计与仿真247

习题256

扩展学习与总结256

8 通信模块设计257

8.1 采用流水线技术设计高速数字相关器257

8.1.1 数字相关器原理257

8.1.2 数字相关器的设计257

8.2 巴克码生成与检测264

8.2.1 巴克码生成原理264

8.2.2 巴克码检测原理265

8.3 扰码与解扰码271

8.3.1 扰码与解扰码简介271

8.3.2 m序列生成272

8.3.3 有关加扰与解扰的设计273

8.4 基于DDS的调制解调275

8.4.1 DDS步进方波的实现280

8.4.2 ASK调制与PCM调制287

8.4.3 FSK调制与解调288

8.4.4 BPSK调制290

8.5 移位寄存器及其典型应用291

8.5.1 移位寄存器291

8.5.2 移位寄存器的应用——串并变换294

8.6 校验与纠错编解码设计297

8.6.1 汉明（Hamming）编解码简介297

8.6.2 汉明编码原理（8，4）298

8.6.3 汉明译码原理298

8.7 传输码型的生成301

8.7.1 曼彻斯特（Manchester）编译码设计302

8.7.2 传号反转码（CMI）编解码设计307

习题310

扩展学习与总结310

9 接口设计311

9.1 UART/RS232接口311

9.2 字符LCD示控制318

9.3 4×4矩阵扫描键盘与LED显示326

9.4 可编程接口8255核设计331

9.4.1 可编程接口8255芯片331

9.4.2 8255核的内部结构332

9.4.3 8255引脚与信号说明333

习 题338

扩展学习与总结338

10 嵌入51单片机的设计型实验339

10.1 概述339

10.2 CPU简述及应用339

10.3 8051核结构339

10.3.1 8051核功能特点340

10.3.2 8051软核设计应用340

10.3.3 8051设计层级340

10.3.4 8051核顶层设计342

10.4 8051核设计研究345

10.4.1 ALU算数运算逻辑单元345

10.4.2 Timer定时器控制器348

10.4.3 Serial串口控制器350

10.4.4 简单功能配置352

10.4.5 并行IO端口353

10.4.6 杂项说明353

10.4.7 内部数据存储器RAM354

10.4.8 内部数据存储器RAMX356

10.4.9 内部程序存储器ROM357

10.5 QuartusⅡ建立8051核工程359

10.5.1 建立8051核工程359

10.5.2 Mega Wizard创建8051核内部存储器359

10.5.3 8051核RTL级建立360

10.5.4 8051核外围电路搭建361

10.5.5 In-System Sources and Probes调测8051核362

10.6 8051核在FPGA下载测试364

习题369

扩展学习与总结369

附录A FPGA文档指南与规范说明370

A.1 文件头370

A.2 文件组织与目录结构370

A.3 文件名和目录名371

A.4 大写和小写371

A.5 注释371

A.6 使用Tab进行代码的缩进372

A.7 换行符372

A.8 限制行宽372

A.9 标识符372

A.10 转义标识符372

A.11 名称前缀或后缀373

A.12 空行和空格373

A.13 对齐和缩进374

A.14 参数化设计374

A.15 可综合设计374

A.16 使用预编译库374

A.17 逻辑仿真374

A.18 测试程序（test bench）374

A.19 逻辑综合的一些原则375

A.20 大规模设计的综合375

A.21 必须重视工具产生的警告信息375

A.22 调用模块的黑盒子（Black box）方法375

附录B VHDL保留字377

附录C VHDL1993版与2008版的特点378

C.1 VHDL1993版特点378

C.2 VHDL2008版的特点381

附录D Ieee库类型转换函数表384

参考文献385