图书介绍
EDA技术与Verilog设计PDF|Epub|txt|kindle电子书版本网盘下载
- 王金明，冷自强编著 著
- 出版社： 北京：科学出版社
- ISBN：9787030224866
- 出版时间：2008
- 标注页数：428页
- 文件大小：98MB
- 文件页数：440页
- 主题词：电子电路－电路设计：计算机辅助设计；硬件描述语言，Verilog HDL－程序设计
PDF下载
下载说明
EDA技术与Verilog设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 EDA技术概述1
1.1 EDA技术及其发展1
1.2 Top-down设计与IP核设计4
1.2.1 Top-down设计4
1.2.2 Bottom-up设计5
1.2.3 IP复用技术与SOC5
1.3 EDA设计的流程7
1.3.1 输入8
1.3.2 综合10
1.3.3 适配11
1.3.4 仿真11
1.3.5 编程12
1.4 常用的EDA软件工具12
1.5 EDA技术的发展趋势16
习题17
第2章 PLD器件18
2.1 概述18
2.2 PLD的分类18
2.2.1 按集成度分类19
2.2.2 按编程特点分类19
2.2.3 按结构特点分类20
2.3 PLD的基本原理与结构21
2.4 低密度PLD的原理与结构23
2.5 CPLD的原理与结构27
2.5.1 宏单元结构27
2.5.2 典型CPLD的结构29
2.6 FPGA的原理与结构31
2.6.1 查找表结构31
2.6.2 典型FPGA的结构34
2.7 PLD器件的编程元件37
2.7.1 熔丝型开关37
2.7.2 反熔丝型开关38
2.7.3 浮栅编程元件39
2.7.4 基于SRAM的编程元件41
2.8 边界扫描测试技术42
2.9 在系统编程44
2.10 FPGA/CPLD器件概述44
2.10.1 Lattice的FPGA/CPLD44
2.10.2 Xilinx的FPGA/CPLD46
2.10.3 Altera的FPGA/CPLD48
2.11 PLD的发展趋势50
习题51
第3章 典型FPGA/CPLD的结构与配置52
3.1 Stratix高端FPGA系列52
3.1.1 Stratix器件52
3.1.2 Stratix Ⅱ器件55
3.2 Cyclone低成本FPGA系列58
3.2.1 Cyclone器件58
3.2.2 Cyclone Ⅱ器件63
3.3 ACEX 1K器件65
3.4 典型CPLD器件69
3.4.1 MAX Ⅱ器件69
3.4.2 MAX 7000器件70
3.5 FPGA/CPLD的配置73
3.5.1 CPLD器件的配置74
3.5.2 FPGA器件的配置75
习题80
第4章 Quartus Ⅱ集成开发工具81
4.1 Quartus Ⅱ原理图设计81
4.1.1 半加器原理图输入81
4.1.2 半加器编译与仿真86
4.1.3 全加器设计与仿真91
4.2 Quartus Ⅱ文本设计92
4.2.1 创建工程文件93
4.2.2 编译与仿真95
4.3 Quartus Ⅱ的优化设置100
4.3.1 Setting设置100
4.3.2 分析与综合设置101
4.3.3 优化布局布线102
4.3.4 设计可靠性检查109
4.4 Quartus Ⅱ的时序分析112
4.4.1 时序设置与分析112
4.4.2 时序逼近115
4.5 Synplify Pro/Synplify综合器118
习题127
第5章 Verilog设计初步133
5.1 Verilog简介133
5.2 Verilog设计举例135
5.3 Verilog模块的结构139
5.4 Verilog语言要素142
5.5 常量143
5.6 数据类型146
5.6.1 net型146
5.6.2 variable型148
5.7 参数149
5.8 向量150
5.9 运算符152
习题156
第6章 Verilog设计进阶158
6.1 过程语句159
6.1.1 always过程语句159
6.1.2 initial过程语句162
6.2 块语句163
6.2.1 串行块begin-end163
6.2.2 并行块fork-join164
6.3 赋值语句165
6.3.1 持续赋值与过程赋值165
6.3.2 阻塞赋值与非阻塞赋值166
6.4 条件语句168
6.4.1 if-else语句168
6.4.2 case语句169
6.5 循环语句172
6.5.1 for语句172
6.5.2 其他循环语句173
6.6 编译指示语句176
6.7 任务与函数178
6.7.1 任务178
6.7.2 函数181
6.8 顺序执行与并发执行184
习题186
第7章 Verilog设计的层次与风格189
7.1 Verilog设计的层次189
7.2 结构描述189
7.2.1 Verilog内置门元件190
7.2.2 门级结构描述192
7.3 行为描述193
7.4 数据流描述194
7.5 不同描述风格的设计195
7.6 基本组合电路设计200
7.6.1 门电路200
7.6.2 编译码器202
7.6.3 数据选择器205
7.6.4 其他组合电路206
7.7 基本时序电路设计206
7.7.1 触发器206
7.7.2 锁存器与寄存器208
7.7.3 计数器与串-并转换器210
7.7.4 简易微处理器211
习题213
第8章 宏功能模块设计214
8.1 Megafunctions库214
8.1.1 算术运算模块库214
8.1.2 逻辑门库222
8.1.3 I/O模块库223
8.1.4 存储器模块库227
8.2 Maxplus2库231
8.3 Primitives库232
8.3.1 缓冲器库232
8.3.2 引脚库233
8.3.3 存储单元库233
8.3.4 逻辑门库234
8.3.5 其他模块234
习题234
第9章 Verilog数字电路设计235
9.1 加法器235
9.1.1 级联加法器235
9.1.2 并行加法器236
9.1.3 超前进位加法器237
9.1.4 流水线加法器240
9.2 乘法器241
9.2.1 并行乘法器241
9.2.2 移位相加乘法器242
9.2.3 查找表乘法器242
9.2.4 加法树乘法器244
9.3 乘累加器245
9.4 奇数分频与小数分频247
9.4.1 奇数分频247
9.4.2 半整数分频与小数分频250
9.5 数字跑表253
9.6 数字频率计255
9.7 交通灯控制器258
9.8 乐曲演奏电路261
9.9 自动售饮料机266
9.10 实用多功能数字钟268
习题272
第10章 设计的优化275
10.1 设计的可综合性275
10.2 流水线设计技术277
10.3 资源共享282
10.4 有限状态机设计285
10.4.1 基于状态机的设计286
10.4.2 基于状态机的设计要点292
10.5 多层次结构电路的设计294
10.6 进程297
10.7 阻塞赋值与非阻塞赋值298
10.8 FPGA设计中毛刺的消除303
习题306
第11章 仿真308
11.1 系统任务与系统函数308
11.2 用户自定义元件313
11.2.1 组合电路UDP元件314
11.2.2 时序逻辑UDP元件316
11.3 延时模型的表示318
11.3.1 时间标尺定义timescale318
11.3.2 延时的表示与延时定义块319
11.4 数字电路的仿真320
11.4.1 测试平台320
11.4.2 组合电路的仿真323
11.4.3 时序电路的仿真327
习题328
第12章 Verilog语言的发展329
12.1 语法结构的扩展与增强329
12.1.1 模块声明的扩展329
12.1.2 对符号和运算符的扩展330
12.1.3 对向量部分选择的扩展331
12.1.4 矩阵的扩展332
12.1.5 表达式确定的数据位宽的改动333
12.1.6 变量声明赋值333
12.1.7 generate语句334
12.1.8 任务和函数中增加关键字automatic334
12.1.9 常数函数335
12.1.10 模块实例化时的参数重定义336
12.1.11 新增条件编译语句336
12.2 设计管理337
12.3 定时检查340
12.4 系统任务和系统函数的扩展343
12.4.1 系统任务和系统函数的调整343
12.4.2 新增系统任务和系统函数344
12.5 VCD文件的扩展348
12.6 综合349
12.6.1 硬件单元建模350
12.6.2 属性355
12.7 编程语言接口361
习题362
第13章 数字设计实例363
13.1 直接数字频率合成器363
13.1.1 DDS原理与顶层设计363
13.1.2 ROM初始化数据文件生成365
13.1.3 宏功能模块的定制367
13.1.4 使用嵌入式逻辑分析仪进行在线测试369
13.2 基于FPGA实现点阵式液晶显示控制373
13.2.1 GDM12864的结构及指令373
13.2.2 顶层设计及状态分配374
13.2.3 源代码及仿真376
13.3 等精度频率计378
13.3.1 等精度频率测量原理379
13.3.2 源代码及仿真379
13.4 UART异步串行接口382
13.4.1 UART工作原理382
13.4.2 源代码及仿真383
13.5 VGA彩条信号发生器387
13.5.1 VGA显示原理387
13.5.2 源代码及仿真388
13.6 VGA图像显示控制器391
13.7 FIR数字滤波器394
13.8 数字相关器399
13.9 信道编译码器401
13.10 CRC校验码408
习题410
附录A 有关术语与缩略语412
附录B Verilog HDL（IEEE Std 1364-1995）关键字416
附录C Verilog HDL（IEEE Std 1364-2001）关键字417
附录D Quartus 11支持的Verilog结构418
附录E Synplify Pro/Synplify可综合的Verilog结构420
附录F EDA实验系统简介421
参考文献428