数字系统集成电路设计导论PDF|Epub|txt|kindle电子书版本网盘下载

数字系统集成电路设计导论PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 集成电路设计进展1

1.1 引言1

1.1.1 集成电路的发展简史1

1.1.2 集成电路制造工艺的发展6

1.1.3 集成电路产业结构经历的变革11

1.1.4 集成电路与电子信息技术12

1.2 集成电路设计需具备的关键条件及分类方式14

1.2.1 集成电路设计需具备的4个关键条件14

1.2.2 集成电路的分类方式19

1.3 集成电路设计方法与EDA工具发展趋势23

1.3.1 集成电路设计方法的演变23

1.3.2 常用的集成电路设计方法24

1.3.3 集成电路EDA工具的发展趋势28

习题33

参考文献34

第2章 集成电路制造工艺36

2.1 集成电路制造工艺与制造流程介绍36

2.1.1 集成电路制造工艺介绍36

2.1.2 CMOS工艺简介38

2.1.3 以硅工艺为基础的集成电路生产制造流程39

2.1.4 集成电路制造工艺的新技术与新发展53

2.2 CMOS电路版图53

2.2.1 CMOS逻辑电路54

2.2.2 CMOS版图设计（基于CMOS反相器）57

2.3 系统中各种延迟特性分析73

2.3.1 延迟特性简介73

2.3.2 CMOS反相器的门延迟74

参考文献78

第3章 数字集成电路设计描述与仿真80

3.1 数字集成电路的设计描述80

3.1.1 数字集成电路设计的层次化设计及描述域80

3.1.2 集成电路设计的描述方式82

3.2 集成电路逻辑仿真与时序分析84

3.2.1 集成电路设计验证84

3.2.2 集成电路设计验证中的逻辑仿真87

3.2.3 集成电路设计中的时序分析89

3.2.4 逻辑仿真与时序分析不足94

3.3 仿真建模与仿真流程95

3.3.1 数字系统仿真模型的建立95

3.3.2 数字系统仿真流程96

3.4 常用集成电路逻辑仿真工具介绍98

3.4.1 ModelSim工具98

3.4.2 VCS工具98

3.4.3 Quartus Ⅱ工具99

3.4.4 Cadence公司逻辑仿真工具100

3.4.5 Prime Time工具100

3.5 系统验证101

3.5.1 验证方法学和验证语言101

3.5.2 UVM简介103

3.5.3 基于System Verilog的UVM类库106

3.5.4 UVM举例108

习题112

参考文献112

第4章 数字集成电路设计综合113

4.1 设计综合概述113

4.1.1 设计综合发展及分类113

4.1.2 集成电路高层次综合简述114

4.1.3 集成电路版图综合简述117

4.2 集成电路逻辑综合118

4.2.1 概述118

4.2.2 HDL编码风格与逻辑综合119

4.2.3 设计约束的施加128

4.2.4 设计约束的估算138

4.2.5 高级时钟约束139

4.3 DC工具使用流程143

4.3.1 DC图形模式使用143

4.3.2 DC命令模式使用151

习题152

参考文献152

第5章 集成电路测试与可测试性设计153

5.1 集成电路测试技术概述153

5.1.1 集成电路测试原理154

5.1.2 集成电路测试的分类155

5.1.3 自动测试设备介绍160

5.2 数字集成电路中的故障模型163

5.2.1 缺陷、失效和故障的概念和区别163

5.2.2 常用的几种故障模型165

5.2.3 故障的压缩和故障冗余170

5.3 逻辑模拟和故障模拟174

5.3.1 逻辑模拟算法175

5.3.2 故障模拟算法178

5.4 组合电路测试生成183

5.4.1 代数法184

5.4.2 路径敏化法187

5.4.3 D算法188

5.4.4 组合电路测试生成算法总结192

5.5 可测试性设计193

5.5.1 专用可测试性设计技术194

5.5.2 扫描路径法197

5.5.3 边界扫描法201

5.5.4 内建自测试法204

5.6 SoC测试技术208

5.6.1 基于核的SoC测试的基本问题209

5.6.2 SoC测试结构210

5.6.3 IEEE P1500标准212

5.6.4 SoC的测试策略213

5.7 纳米技术时代测试技术展望216

习题217

参考文献219

第6章 Verilog HDL数字系统设计221

6.1 Verilog HDL入门知识221

6.1.1 Verilog HDL概述221

6.1.2 Verilog HDL设计方法223

6.1.3 Verilog HDL中的模块226

6.1.4 Verilog HDL中对所用词的约定法则230

6.1.5 数、数据类型与变量234

6.1.6 运算表达式中的运算符与操作数243

6.2 Verilog HDL行为描述与建模250

6.2.1 行为建模的基本程序架构250

6.2.2 块结构251

6.2.3 块结构中的常用程序语句255

6.2.4 赋值语句262

6.2.5 块结构中的时间控制268

6.2.6 行为描述与建模中的任务和函数273

6.3 Verilog HDL结构描述与建模278

6.3.1 结构建模的基本程序架构278

6.3.2 层次化设计中的结构描述与建模280

6.3.3 基于Verilog HDL内置基本逻辑门的结构描述与建模286

6.4 Verilog HDL仿真模块与模块仿真294

6.4.1 Verilog HDL仿真模块构建294

6.4.2 Verilog HDL系统任务和系统函数299

习题309

参考文献313

附录：第6章 习题技术要求与仿真要求参考314

第7章 系统集成电路SoC设计333

7.1 系统集成电路SoC设计简介333

7.1.1 集成电路设计方法的演变333

7.1.2 SoC概述333

7.1.3 SoC设计面临的新挑战335

7.1.4 SoC设计对IP的挑战336

7.1.5 SoC设计的标准化337

7.2 SoC的关键技术338

7.2.1 IP核复用设计338

7.2.2 软／硬件协同设计339

7.2.3 互连效应341

7.2.4 物理综合342

7.2.5 低功耗设计342

7.3 SoC设计思想与设计流程343

7.3.1 SoC设计思想343

7.3.2 SoC设计流程345

7.3.3 基于复用平台的SoC设计347

7.4 IP核复用技术与IP核设计标准化348

7.4.1 IP核技术的进展348

7.4.2 IP核设计流程351

7.4.3 IP核的设计验证356

7.4.4 IP核的复用技术357

7.5 片上总线361

7.5.1 源于传统微机总线的片上总线361

7.5.2 片上总线接口标准362

7.5.3 片上总线的层次化结构362

7.5.4 AMBA总线363

7.5.5 Avalon总线365

7.5.6 OCP总线367

7.5.7 主从式 Wishbone总线368

7.5.8 CoreConnect总线369

习题370

参考文献371

英语缩略语372