图书介绍
VHDL开发精解与实例剖析PDF|Epub|txt|kindle电子书版本网盘下载
- 詹仙宁，田耘编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121096235
- 出版时间：2009
- 标注页数：358页
- 文件大小：166MB
- 文件页数：371页
- 主题词：硬件描述语言，VHDL－程序设计
PDF下载
下载说明
VHDL开发精解与实例剖析PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 概述1
1.1可编程逻辑器件1
1.1.1可编程逻辑器件概述1
1.1.2可编程逻辑器件发展历史1
1.1.3可编程逻辑器件分类2
1.2 EDA技术与硬件描述语言3
1.2.1 EDA技术简介4
1.2.2硬件描述语言简介5
1.3 VHDL语言简介5
1.3.1 VHDL语言概述5
1.3.2使用VHDL的优势6
1.3.3 VHDL语言程序开发流程7
1.3.4给初学者的建议8
1.4本章总结8
第2章VHDL语言程序结构9
2.1 VHDL程序结构概述9
2.2 VHDL程序基本组成12
2.2.1实体声明12
2.2.2结构体14
2.2.3库和程序包调用16
2.3本章总结18
第3章VHDL语言基本要素19
3.1词法单元19
3.1.1关键字19
3.1.2标志符19
3.1.3数字20
3.1.4字符和字符串20
3.1.5位串21
3.1.6注释21
3.2数据对象21
3.2.1信号22
3.2.2变量23
3.2.3常量25
3.2.4文件25
3.2.5数据对象小结25
3.3数据类型25
3.3.1 VHDL预定义数据类型26
3.3.2用户自定义数据类型33
3.3.3数据类型转换36
3.3.4数据类型小结36
3.4运算操作符37
3.4.1赋值运算符37
3.4.2逻辑运算符37
3.4.3算术运算符39
3.4.4关系运算符40
3.4.5移位运算符42
3.4.6并置运算符43
3.4.7运算操作符的优先级43
3.5属性44
3.5.1数组的属性44
3.5.2信号的属性44
3.6本章总结45
第4章VHDL语言描述语句46
4.1 VHDL语句概述46
4.2基本的VHDL并行语句47
4.2.1并行信号赋值语句47
4.2.2进程53
4.2.3元件例化语句58
4.2.4生成语句63
4.2.5块语句65
4.2.6子程序和子程序调用65
4.3基本的VHDL顺序语句74
4.3.1顺序赋值语句75
4.3.2 IF语句75
4.3.3 CASE语句78
4.3.4 LOOP语句80
4.3.5 NULL语句85
4.3.6 WAIT语句85
4.4本章总结86
第5章 有限状态机的VHDL设计87
5.1有限状态机概述87
5.1.1有限状态机的概念和分类87
5.1.2有限状态机的状态转移图88
5.1.3有限状态机设计流程89
5.2有限状态机设计重点解析90
5.2.1状态编码方式90
5.2.2状态机的容错处理91
5.2.3有限状态机的性能指标91
5.2.4有限状态机设计思想91
5.3有限状态机的VHDL描述92
5.3.1“三进程”描述92
5.3.2“双进程”描述95
5.3.3“单进程”描述97
5.3.4状态机的VHDL描述总结99
5.4有限状态机VHDL设计实例102
5.4.1交通灯控制器102
5.4.2乒乓游戏机106
5.5 本章总结110
第6章VHDL程序设计难点解析111
6.1面向硬件的设计思维111
6.1.1硬件电路设计不是编写计算机指令111
6.1.2模块化与层次化是硬件电路设计的基本方法112
6.1.3硬件电路可以从不同抽象层次进行描述113
6.1.4结构体的描述方式113
6.2组合电路与时序电路115
6.2.1概述115
6.2.2组合电路设计116
6.2.3时序电路设计117
6.2.4同步时序电路与异步时序电路118
6.3程序中的信号与变量118
6.3.1概述119
6.3.2信号赋值与变量赋值119
6.3.3信号的应用——进程间通信123
6.3.4变量赋值的应用——算法描述125
6.4进程中的多边沿触发问题126
6.4.1概述127
6.4.2不可综合的多沿触发127
6.4.3多沿触发协同工作128
6.5基本算术运算实现及其难点130
6.5.1数字在硬件电路中的表示130
6.5.2数据溢出及其处理131
6.5.3数据截断138
6.6锁存器139
6.6.1锁存器概述139
6.6.2锁存器的产生及处理策略139
6.6.3锁存器的应用141
6.7本章总结141
第7章VHDL高级层次化设计143
7.1层次化设计概述143
7.1.1层次化设计的优点143
7.1.2 VHDL层次化设计基础144
7.2基于VHDL的层次化设计144
7.2.1元件与元件例化144
7.2.2类属参数映射144
7.2.3配置147
7.2.4库和程序包152
7.3模块的参数化设计156
7.3.1概述156
7.3.2参数的分类157
7.3.3参数传递机制157
7.4参数化设计中常用的描述语句160
7.4.1 FOR LOOP语句160
7.4.2 FOR GENERATE语句161
7.4.3 IF GENERATE语句162
7.4.4 EXIT语句和NEXT语句162
7.5本章总结162
第8章VHDL程序的综合164
8.1 VHDL基本操作符的综合164
8.1.1逻辑运算符的综合164
8.1.2关系运算符的综合164
8.1.3算术运算符的综合165
8.1.4其他运算操作符的综合165
8.1.5带常数的操作符及其综合166
8.2 VHDL基本数据类型的综合167
8.2.1标准逻辑类型的综合167
8.2.2整数类型的综合168
8.2.3枚举类型的综合168
8.3参数化VHDL程序的综合169
8.3.1类属参数映射的综合169
8.3.2非限制数据的综合169
8.4 VHDL程序的综合流程169
8.4.1 RTL级综合170
8.4.2模块生成器170
8.4.3门级综合171
8.4.4器件级综合171
8.5本章总结172
第9章 面向仿真的VHDL程序设计173
9.1 VHDL的可综合性与可仿真特性173
9.1.1 VHDL的可综合特性173
9.1.2 VHDL的可仿真特性174
9.2常用的VHDL仿真语句174
9.2.1 AFTER语句174
9.2.2 WAIT FOR语句175
9.2.3 WAIT语句175
9.2.4 ASSERT语句176
9.2.5其他语句176
9.3仿真激励的产生176
9.3.1初始化177
9.3.2时钟信号177
9.3.3复位信号178
9.3.4数据信号179
9.4 VHDL测试平台180
9.4.1 VHDL测试平台综述180
9.4.2 VHDL Test Bench应用举例182
9.4.3基于text 1O的VHDL Test Bench186
9.5本章总结192
第10章Xilinx Spartan 3E系列FPGA简介193
10.1 FPGA基础知识193
10.1.1 FPGA简介193
10.1.2使用FPGA的优势193
10.1.3 FPGA的分类194
10.2 Xilinx Spartan 3E系列FPGA简介194
10.2.1内部结构简介194
10.2.2基本工作原理198
10.3基于FPGA的开发与设计199
10.3.1 FPGA典型开发流程199
10.3.2 FPGA设计的性能指标201
10.4本章总结202
第11章Xilinx ISE Design Suite 10.1使用指南203
11.1 ISE Design Suite 10.1简介与安装203
11.1.1 ISE Design Suite 10.1版本新特点203
11.1.2 ISE Design Suite 10.1的主要组件203
11.1.3 ISE Design Suite 10.1的安装206
11.2基于ISE的VHDL程序开发流程210
11.2.1软件界面与基本操作210
11.2.2新建工程213
11.2.3 VHDL代码输入214
11.2.4功能仿真218
11.2.5代码综合223
11.2.6用户约束文件225
11.2.7设计实现227
11.2.8器件配置229
11.3在线逻辑分析仪ChipScope Pro237
11.3.1 ChipScope Pro工具简介238
11.3.2在ISE中调用ChipScope组件240
11.4本章总结247
第12章 基本功能模块的VHDL实现248
12.1分频电路设计248
12.1.1偶数倍分频248
12.1.2奇数倍分频249
12.2同步整形与按键消抖252
12.2.1同步整形电路原理与实现252
12.2.2按键消抖电路原理与实现253
12.3按键扫描电路设计255
12.3.1矩阵式键盘简介256
12.3.2按键扫描电路的VHDL实现259
12.4数码管接口电路设计261
12.4.1七段数码管简介261
12.4.2动态扫描数码管接口电路的实现263
12.4.3特殊显示效果的实现265
12.5字符型16×2 LCD接口电路设计269
12.5.1字符型16×2 LCD简介269
12.5.2字符型16×2 LCD接口电路的实现273
12.6 PS/2键盘接口电路设计279
12.6.1 PS/2键盘标准简介279
12.6.2 PS/2键盘接口电路的实现282
12.7 VGA接口电路设计284
12.7.1 VGA显示原理简介284
12.7.2 VGA接口电路的实现286
12.8伪随机序列的产生289
12.8.1伪随机序列及其性质289
12.8.2 m序列发生器的实现291
12.9 SPI同步接口及其应用292
12.9.1 SPI同步接口简介292
12.9.2 SPI同步接口应用实例293
12.10 Xilinx FPGA常用硬核模块的调用296
12.10.1 DCM硬核模块的调用96
12.10.2 block RAM的调用300
12.11本章总结305
第13章DES算法的VHDL实现306
13.1 DES算法的原理306
13.1.1 DES概述306
13.1.2 DES算法原理306
13.1.3 DES解密方法312
13.2 DES算法的VHDL实现312
13.2.1总体设计312
13.2.2子密钥产生模块313
13.2.3组合逻辑运算模块320
13.2.4时序控制模块——状态机336
13.3系统综合与仿真343
13.3.1系统综合343
13.3.2系统仿真344
13.4本章总结348
附录A VHDL关键字和预定义程序包349
A.1 VHDL关键字349
A.2 VHDL预定义程序包350
A.2.1 standard程序包350
A.2.2 std_logic_1164程序包352
参考文献357