集成电路原理与设计PDF|Epub|txt|kindle电子书版本网盘下载

集成电路原理与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

参考文献13

第2章　集成电路制作工艺15

2.1　集成电路加工的基本操作15

2.2　典型的CMOS结构和工艺17

2.2.1　MOS晶体管的结构和分类18

2.2.2　n阱CMOS结构和工艺21

2.2.3　体硅CMOS中的闩锁效应26

2.2.4　CMOS版图设计规则28

2.3　深亚微米CMOS结构和工艺32

2.3.1　浅沟槽隔离33

2.3.2　外延双阱工艺35

2.3.3　沟道区的逆向掺杂和环绕掺杂结构35

2.3.4　n+、p+两种类型的硅栅38

2.3.5　在沟道两端形成极浅的源、漏延伸区（SDE）38

2.3.6　硅化物自对准结构39

2.3.7　铜互连40

2.4　pn结隔离双极结构和工艺43

2.4.1　pn结隔离SBC结构工艺流程44

2.4.2　SBC结构工艺的分析与设计考虑48

2.4.3　SBC结构晶体管版图和平面尺寸的确定52

2.4.4　SBC结构工艺在VLSI应用中的局限性54

2.5　氧化物隔离双极结构和工艺54

2.5.1　典型氧化物隔离工艺流程55

2.5.2　LOCOS隔离工艺分析58

2.5.3　先进的全凹氧化LOCOS隔离技术介绍59

2.6　先进的双极器件结构和工艺63

2.6.1　先进的双极晶体管结构的三个基本特征63

2.6.2　先进的双极晶体管的典型工艺68

2.7.1　SOI CMOS结构75

2.7　SOI CMOS结构和工艺75

2.7.2　SOI CMOS基本工艺77

2.7.3　SOI CMOS的优越性79

2.8　BiCMOS结构和工艺81

参考文献83

第3章　集成电路中的器件及模型87

3.1　长沟道MOS器件模型87

3.1.1　MOS晶体管的阈值电压87

3.1.2　MOS晶体管的电流-电压特性92

3.1.3　MOS晶体管的亚阈值电流99

3.1.4　MOS晶体管的瞬态特性104

3.1.5　MOS晶体管交流小信号模型115

3.1.6　MOS晶体管的特征频率118

3.2　小尺寸MOS器件中的二级效应119

3.2.1　短沟道效应119

3.2.2　窄沟道效应122

3.2.3　饱和区沟道长度调制效应124

3.2.4　迁移率退化和速度饱和127

3.2.5　热电子效应133

3.3　SPICE中的MOS晶体管模型137

3.3.1　LEVEL=1的模型138

3.3.2 LEVEL=2的模型140

3.3.3 LEVEL=3的模型142

3.3.4 LEVEL=4的模型144

3.3.5 四种MOS晶体管模型的比较149

3.4　双极型器件的大信号模型149

3.4.1　本征晶体管的EM模型150

3.4.2　本征EM模型的等效电路156

3.4.3　集成双极晶体管的寄生效应157

3.4.4　EM2模型等效电路166

3.5　双极型器件的小信号模型167

3.5.1　交流小信号模型168

3.5.2　晶体管特征频率fT173

3.6　SPICE中的双极晶体管模型174

3.7　集成电路中的无源元件185

3.7.1　集成电路中的电阻185

3.7.2　集成电路中的电容188

3.7.3　集成电路中的电感194

3.7.4　集成电路中的互连线195

参考文献209

第4章　数字集成电路的基本单元电路214

4.1　MOS反相器214

4.1.1　CMOS反相器的直流特性214

4.1.2　CMOS反相器的瞬态特性222

4.1.3　CMOS和NMOS反相器性能比较231

4.2　静态CMOS逻辑电路237

4.2.1　CMOS与非门238

4.2.2　CMOS或非门242

4.2.3　复杂逻辑门的设计245

4.2.4　用静态CMOS逻辑门实现任意组合逻辑247

4.3　类NMOS逻辑电路251

4.4　MOS传输门逻辑电路253

4.4.1　MOS传输门的基本特性253

4.4.2　用传输门实现组合逻辑258

4.4.3　传输门阵列逻辑260

4.4.4　CPL和DPL电路262

4.5　动态CMOS逻辑电路264

4.5.1　动态逻辑电路的特点264

4.5.2　预充-求值的动态CMOS电路265

4.5.3　多米诺（Domino）CMOS电路269

4.5.4　时钟同步CMOS（C2MOS）电路273

4.5.5 NORA电路和TSPC电路274

4.5.6　时钟信号的产生276

4.6　CMOS逻辑电路的功耗277

4.6.1　CMOS逻辑电路的功耗来源277

4.6.2　影响功耗的主要因素281

4.7　双极饱和型逻辑电路289

4.7.1　RTL电路289

4.7.2　DTL电路290

4.7.3　TTL电路292

4.7.4 肖特基TTL电路295

4.7.5　先进的肖特基TTL电路298

4.7.6　集成注入逻辑（I2L）电路301

4.8　ECL电路303

4.8.1　ECL电路的直流特性303

4.8.2 ECL电路的瞬态特性308

4.8.3 ECL电路的功耗309

4.8.4 ECL电路的版图设计310

4.8.5　ECL电路的特点及其应用范围311

4.9.1　BiCMOS反相器312

4.9　BiCMOS逻辑电路312

4.9.2　BiCMOS基本逻辑门314

4.9.3　BiCMOS和CMOS电路性能的比较316

参考文献318

第5章　数字集成电路中的基本模块321

5.1　组合逻辑电路321

5.1.1　多路器和逆多路器321

5.1.2　编码器和译码器326

5.1.3　全加器332

5.2　时序逻辑电路338

5.2.1　双稳态电路339

5.2.2　触发器340

5.2.3　移位寄存器349

5.2.4　计数器354

参考文献358

第6章　CMOS集成电路的I/O设计360

6.1　输入缓冲器360

6.2　输出缓冲器363

6.3　ESD保护电路367

6.4　三态输出和双向缓冲器372

参考文献375

第7章　MOS存储器376

7.1　MOS存储器的分类376

7.2　存储器的总体结构378

7.3　存储器的单元结构383

7.3.1　DRAM单元结构和工作原理383

7.3.2　SRAM单元结构和工作原理387

7.3.3　ROM单元结构和工作原理390

7.3.4　FeRAM和MRAM单元结构和工作原理395

参考文献400

第8章　集成电路的设计方法和版图设计403

8.1　集成电路的设计方法403

8.1.1　集成电路的设计抽象和层次化的实现方法403

8.1.2　集成电路的设计流程405

8.1.3　集成电路的设计方法406

8.2　集成电路的版图设计410

8.2.1　版图设计概述410

8.2.2　全定制版图设计412

8.2.3　基于单元的定制版图设计416

8.2.4　基于门阵列的半定制版图设计418

8.2.5　整个芯片的版图设计420

8.2.6　版图设计自动化425

8.2.7　版图的检查和掩模版制作427

参考文献432

关键词索引433

附录439

附录1　主要物理常数439

附录2　Si、SiO2、Si3N4在300K的主要特性439

附录3　常用单位词头440