CPLD/FPGA设计与应用高级教程PDF|Epub|txt|kindle电子书版本网盘下载

CPLD/FPGA设计与应用高级教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 数字电路基础及发展演变1

1.2 CPLD/FPGA的介绍2

1.3 设计语言及其方法的介绍3

1.4 硬件语言与软件语言的区别4

1.5 设计与验证流程5

1.6 CPLD/FPGA的前景与展望6

1.7 本章小结9

1.8 思考与练习9

第2章 CPLD/FPGA硬件结构10

2.1 PLD的分类10

2.2 乘积项结构的基本原理12

2.3 查找表结构的基本原理14

2.4 传统CPLD的基本结构14

2.5 传统FPGA的基本结构18

2.6 最新CPLD的基本结构21

2.7 最新FPGA的基本结构25

2.8 CPLD与FPGA的选择27

2.9 CPLD/FPGA的配置27

2.10 本章小结28

2.11 思考与练习30

第3章 Verilog HDL语法基础31

3.1 Verilog HDL的特点31

3.2 Verilog HDL的描述方式32

3.3 模块和端口32

3.4 注释34

3.5 常量、变量与逻辑值34

3.6 操作符35

3.7 操作数38

3.8 参数指令38

3.9 编译指令38

3.10 系统任务和系统函数39

3.11 实例1：串并转换程序设计41

3.12 本章小结43

3.13 思考与练习43

第4章 Verilog的描述与参数化设计45

4.1 数据流描述45

4.1.1 数据流46

4.1.2 连续赋值语句46

4.1.3 延时48

4.2 行为级描述48

4.2.1 initial赋值语句48

4.2.2 always赋值语句49

4.2.3 时序控制51

4.2.4 语句块54

4.2.5 过程赋值语句55

4.2.6 过程性连续赋值语句60

4.3 结构化描述60

4.3.1 实例化门61

4.3.2 实例化其他模块61

4.4 高级编程语句63

4.4.1 if...else语句63

4.4.2 case、casex、casez语句65

4.4.3 for语句69

4.4.4 while语句69

4.4.5 forever语句71

4.4.6 repeat语句71

4.5 参数化设计72

4.6 混合描述75

4.7 实例2：I2C Slave控制器的设计77

4.7.1 I2C总线简介77

4.7.2 I2C Slave可综合代码设计77

4.8 本章小结87

4.9 思考与练习87

第5章 有限状态机设计89

5.1 有限状态机的基本概念89

5.1.1 Moore型状态机90

5.1.2 Mealy型状态机90

5.1.3 状态机的描述90

5.2 状态机描述的基本语法91

5.3 状态编码93

5.3.1 二进制码（Binary码）93

5.3.2 格雷码（Gray码）93

5.3.3 独热码（one-hot码）94

5.3.4 二—十进制码（BCD码）95

5.4 状态初始化96

5.5 Full Case与Parallel Case97

5.6 状态机的描述100

5.6.1 一段式状态机100

5.6.2 两段式状态机103

5.6.3 三段式状态机105

5.6.4 小结108

5.7 实例3：PCI Slave接口设计109

5.7.1 PCI协议简介109

5.7.2 PCI Slave可综合代码设计112

5.8 本章小结119

5.9 思考与练习119

第6章 约束与延时分析120

6.1 约束的目的120

6.2 引脚约束及电气标准设定121

6.2.1 引脚约束文件121

6.2.2 代码注释约束122

6.3 时序约束的基本概念124

6.3.1 路径125

6.3.2 时序约束参数128

6.4 时序约束的本质130

6.5 静态延时分析131

6.6 统计静态延时分析132

6.7 动态延时分析133

6.8 实例4：建立时间和保持时间违例分析133

6.9 时序违例及解决方式134

6.10 实例5：四角测试中的时序分析135

6.11 实例6：LPC Slave接口设计136

6.11.1 LPC协议简介136

6.11.2 LPC Slave可综合性代码设计139

6.11.3 LPC协议约束设置144

6.12 本章小结144

6.13 思考与练习144

第7章 RTL设计原则及技巧146

7.1 RTL设计的主要原则146

7.1.1 硬件原则146

7.1.2 面积与速度原则147

7.1.3 系统原则147

7.1.4 同步原则148

7.2 RTL设计的主要技巧148

7.2.1 乒乓操作148

7.2.2 流水线操作149

7.2.3 资源共享操作150

7.2.4 逻辑复用操作153

7.2.5 串并转换操作153

7.2.6 异步时钟域数据同步化操作153

7.2.7 复位操作154

7.3 组合逻辑设计157

7.3.1 锁存器157

7.3.2 组合逻辑反馈环路161

7.3.3 脉冲产生电路162

7.4 时序逻辑设计162

7.4.1 门控时钟162

7.4.2 异步计数器162

7.4.3 次级时钟的产生163

7.4.4 亚稳态163

7.4.5 实例7：Tco引起的亚稳态分析163

7.5 代码风格165

7.6 实例8：信号消抖时的亚稳态及解决方案165

7.6.1 信号消抖基本介绍165

7.6.2 基于CPLD/FPGA的信号消抖设计168

7.7 本章小结170

7.8 思考与练习170

第8章 仿真与Testbench设计171

8.1 仿真概述171

8.1.1 周期驱动171

8.1.2 事件驱动172

8.1.3 混合语言仿真172

8.2 仿真器的选择173

8.3 Modelsim简介与仿真173

8.3.1 Modelsim简介173

8.3.2 功能仿真174

8.3.3 时序仿真180

8.4 Testbench设计182

8.4.1 时钟182

8.4.2 值序列184

8.4.3 复位186

8.4.4 任务187

8.4.5 函数188

8.4.6 事件188

8.4.7 并行激励189

8.4.8 系统任务和系统函数189

8.5 Testbench结构化189

8.6 实例9：基于Modelsim的I2C SlaveTestbench设计191

8.7 实例10：基于Modelsim的LPC Slave接口仿真设计195

8.8 实例11：基于Modelsim的信号消抖程序仿真设计201

8.9 本章小结203

8.10 思考与练习203

第9章 CPLD/FPGA的验证方法学204

9.1 验证与仿真204

9.2 验证与测试205

9.3 验证的期望205

9.4 验证的语言206

9.4.1 e语言207

9.4.2 SystemVerilog207

9.4.3 SystemC207

9.4.4 验证语言的分类208

9.5 断言208

9.6 验证的分类208

9.6.1 形式验证209

9.6.2 功能验证210

9.7 代码覆盖211

9.8 验证工具212

9.9 验证计划212

9.10 DFT213

9.11 版本控制214

9.12 实例12：基于FSM的SVA断言验证设计214

9.12.1 SVA简介214

9.12.2 基于FSM的SVA断言设计215

9.13 本章小结221

9.14 思考与练习221

第10章 CPLD/FPGA的高级应用222

10.1 基于DSP的FPG设计222

10.1.1 DSP的发展及解决方案224

10.1.2 基于DSP的FPGA设计225

10.1.3 实例13：基于DDS的正弦波信号发生器的设计229

10.2 基于嵌入式处理器的FPGA设计232

10.2.1 硬核、固核与软核233

10.2.2 基于嵌入式处理器的FPGA设计流程234

10.2.3 基于嵌入式处理器的FPGA设计应用235

10.3 典型的SOPC运用：Nios Ⅱ简介及应用237

10.3.1 Nios Ⅱ简介237

10.3.2 实例14：基于Nios Ⅱ软核处理器PWM控制器设计242

10.4 基于HardCopy技术的FPGA设计248

10.4.1 HardCopy简介248

10.4.2 基于HardCopy技术的FPGA设计流程249

10.5 嵌入式逻辑分析仪250

10.6 本章小结252

10.7 思考与练习252

第11章 CPLD/FPGA系统设计254

11.1 常用电平标准及其接口设计254

11.1.1 常用电平标准254

11.1.2 接口设计256

11.1.3 接口设计的抗干扰措施256

11.1.4 OC/OD门257

11.1.5 三态门257

11.2 信号完整性概述258

11.2.1 信号完整性的基本原则259

11.2.2 传输线的基本理论259

11.2.3 反射与阻抗匹配261

11.2.4 串扰263

11.2.5 EMI264

11.2.6 芯片封装264

11.2.7 信号完整性的工具265

11.3 高速设计与SERDES265

11.3.1 高速设计的基本原则和注意事项265

11.3.2 SerDes266

11.4 电源完整性概述268

11.4.1 电源噪声268

11.4.2 PCB PDS设计技巧与挑战268

11.4.3 电源完整性的基本原则和注意事项278

11.4.4 实例15：采用Altera PDN工具的电源耦合电容设计279

11.5 功耗与热设计284

11.5.1 功耗设计284

11.5.2 热设计286

11.6 PCB设计与CPLD/FPGA系统设计288

11.7 实例16：基于μC/OS-Ⅱ的FPGA系统设计292

11.7.1 μC/OS-Ⅱ简介292

11.7.2 系统设计要求简介292

11.7.3 设计思路及步骤292

11.8 本章小结305

11.9 思考与练习305

参考文献307